Да криеш сигналните слоеве вътре с цел да намалиш излъчванията има малко ако въобще
някаква файда. Проблемът са ти електромагнитните излъчвания, електрическите полета
едва ли ги и имаш толкова големи та да ги криеш (е, освен изхода на бобината за високо
до диода, там обаче и ти като мене сигурно слагаш я станиолче я нещо ).

А тоците пораждащи електромагнитните смущения текат и в двете посоки, т.е. каквото
протекло по тънката жица напред такова се върнало и през плочата на масата назад,
при това тече точно под жицата по която е текло напред. Това ако сигналът ти не минава
над прекъсвания в плочата, ако минава работата е трагична и отгоре и отдолу.

Капацитетът между захранващата плоча и тая на масата е значим от 100 и може би
нагоре MHz, от някъде натам пък и той става не особено значим (индуктивността на бондиращите
жици като се включи), тогава влиза в действие капацитетът на самия чип.

Но ти едва ли ще правиш DDR-3 и 10+ GBPS неща та за тия работи няма смисъл да
се мисли.

По-скоро ако те вълнува импедансът на пистите ще искаш масата и захранването да са ти
през тънка (6 мила) изолация от сигналния слой; да имаш и това и някакъв значим
капацитет между маса и захранвания става чак в 6-слоя (S-G-P------P-G-S), аз така
ги правя (но то все при платки дето не подлежат на опроводяване в по-малък брой слоеве
и без друго де).

Аз също не мисля, че има голям смисъл сигналите да са във вътрешните слоеве пък и така само правиш платката трудна за дебъгване и тестване. Ако примерно проектираш платката да се тества на автоматичните тестери с иглите там така или иначе трябва да изкараш тестове площадки във външните слоеве и само се усложняват нещата. Затова аз предпочитам масата и паура вътре, сигналите отвън .

Ето още един интересен въпрос:

Трябва ли да има отделни полигони за цифрова и аналогова земя, вързани в една точка? В 80% от бумагите пише, че трябва, ама има едни 20% (включително на TI и Analog) дето пише, че най-добре е един общ масивен полигон.

Според мен трябва да са отделни полигони.
А ако може да не са полигони а отделни шини с топология избягваща токовите лупове - още по-добре.
Като правило винаги се стремя да рутвам платките си по този начин.

И аз много неща си правя... как си знам. Ама ей на чети:

http://www.ti.com/lit/ml/slyp167/slyp167.pdf
стр.6

както и тук:
http://www.hottconsultants.com/techtips ... plane.html

С уточнението, че говорим за многослойни платки, де.

Цецо, без да съм чел тия писания на TI и другите да те предупредя далеч да не
им вярваш сляпо. В Si-list-а има съвсем малък брой хора (знам 2-3-ма, един от тях
трябва да съм и аз ) които да знаят за какво става дума при разцепване на
масата на повече от едно парче. В SED пък има един Йорг дето прави пари от това да
маха лошо разцепените маси на такива дето не са знаели как и защо го правят
(той така и не знае, че разцепването може да е полезно и да се използва но това
е друга тема ).

В общия случай съветът е "ако не знаеш защо ще я цепиш не го прави, само ще
навредиш". Това важи за всеки.

Аз разделям масите и ми се налага да го правя - но главните причини за това са
"DC" (е не DC де, ама много надолу в честотите спрямо пакостите идващи от
фронтове с пикосекунди дължина).

И аз да питам, че сега ми е дошло до главата. Значи, правя първия си проект с FPGA (оня въпросен графичен контролер, изглеждащ гато SRAM). Та, въпросното FPGA работи на 120Mhz и си говори с една 8 наносекундна SRAM. Набутал съм всичко от интерфейса във флипфлопове в самите клетки с изводите на краката за максимална равномерност, обаче много се замислям какво да правя с опроводяването. Платката е двуслойна (в краен случай ще я пусна четирислойна), но пак въпроса с полигоните ми виси с пълна сила. Всичките писти между FPGA-то и паметта са в горния слой (и двете са QFP), няма кьорава VIA там, свикнал съм да слагам "земни" полигони на общо основание, но не съм работил с такива честоти (120Mhz). Ако сложа полигони, трябва ли да ги отдалечавам допълнително от сигналните писти между FPGA-то и SRAM-а, или няма проблем да си действам поголовно с 8 или 10 милса резастояние между пистите и полигоните?

Към момента целта е предимно да се подкара. Дали някой ден ще се стига до производство е божа работа. А и по разни причини (въпросното ще е в заваръчна машина), така или иначе цялото ще е в метална кутия - хем да пази от боклуци, хем от излизащото от инвертора.

8nS RAM на двуслойна платка с FPGA има минимални шансове да заработи, не бих
и опитвал.

Дължините на пистите не са толкова критични, най-много до десетки пикосекунди
skew-та да си докараш от тях при "нормално" опроводяване (т.е. не ги мисли особено).

Но да знаеш кой сигнал спрямо коя плоча е отнесен (т.е. откъде му текат тоците,
нали половината им път е през масата) е важно - и да сложиш ground plane
е най-естественият начин да не ти се налага да ги мислиш тия неща, то
и да ги мислиш без плочите няма откъде да ги измислиш така или иначе .

Като го правиш тоя контролер що не се напънеш малко и не го направиш с
едно DDR 16 битово примерно, тогава и аз бих проявил интерес и евентуално
бих поел част от работата (т.е. да може заветните днес 1920 на 1080 пиксела,
поне по 16 бита на пиксел).

То граундплейн си има на целия долен слой принципно. Тоест, под цялото FPGA и SRAM-а е само маса. Най-дългите писти между двете ще са около два сантиметра. Най-късите - половин сантиметър. FPGA-то е така опроводено че да няма нужда от никакви преходи между слоевете, освен ако ми трябва маса.

DDR-а ми е малко сложно още. Това ми е още проходилката все пак. Аз това го мъдря сума време и постоянно откривам топлата вода. Следващия проект - може би, че DDR-а е и значително по-евтин. Но пък за 1080p ще трябва и по-сериозно FPGA.

В краен случай ще го тъкмя на 4-слойна, ако е толкова наложително. Само дето 4-я слой ще е на практика пак цял плейн. От друга страна пък дава доста свобода да си мислиш само сигналните линии, щото маса и захранване има навсякъде.

Много зависи от тока който ще заземяваш.

Ами така би трябвало да стане, ако долният слой под RAM-а и FPGA-то е цяло парче мед.
Не съм го правил така никога де но от това, че ще е по-далече (т.е. по-малък капацитет
от жиците до масата) едва ли ще имаш проблем. Захранванията на двата чипа обаче
навярно ще са ти проблематични и оттам може да излезе беля. Но ако не стане на два
слоя да добавиш оше един за захранването няма да е голяма мъка така или иначе.

Инак дължините на пистите са такива, че аз не бих ги мислил въобще.



Ааа, ОК, това е разумният подход, разбира се. Като го докараш до някой от тия твоите хубави
3-D модели на платки дето ги правиш ще ми е любопитно да го видя.

Аз съм подкрарвал до 80MHz на двуслойна платка, CPLD с SRAM. Работи си без проблем стига да съобразиш добре опроводяването на масите и захранването. И мнооооого 100nf кондензатори.

DDR-а е малко по-различно нещо - терминации, контрол на импеданс и т.н.
Там е добре да си поне на 4 слоя.

120 Mhz не е чак толкова висока честота, даже е прекалено ниска ако искаш да ползваш автоматичната калибрация на IODelay, за Спартан 6 минимумът е 188
Всъщност ти май беше споменал 3-ка, там нямаш закъснителни линии, тъй че трябва долу-горе да уеднаквяваш дължините на пистите. Иначе при 6-цата закъсненията може да се компенсират, проблемът е че линиите им не са температурно калибрирани и ако трябва ръчно да ги задаваш е зор. Но пък работиш с памет и може с тест патерн периодично да си мериш и корегираш закъсненията.
Иначе по темата с полигоните, те не помагат при високите честоти. По принцип високи честоти се постигат с по-яки драйвери, т.е. големи токове, за да може бързо да се презаредят паразитите. А якия драйвер трудно се смущава. Далеч по-важно е линията да е терминирана правилно, за да няма овър и ъндър шотови. И разбира се импеданса на пистите трябва да е сметнат и рутирането, ама на тема пцб не съм силен.

Ми всъщност и те (умните глави по писанията) точно това казват - ако не си 100% сигурен къде и как да разделиш земите - по-добре не я цепи въобще, в 90% от случаите няма нужда да се цепи.

Докато във всички дейташитове пише, че трябвало, сакън да не ги оставиш на едно... И така са ме учили едни време - делиш, цепиш... ама май не е баш така

Една от причините да не се цепи е баш пистите които пресичат "цепеното" и засирането по тоя начин на "пътя за връщане". Ти какви други съображения имаш? В смисъл ако човек внимава за това, какво друго може да засере с цепенето на масата? Изключваме тъпотията да пусна някакъв косъм за съединяването на двата полигона и да храня от там цялата аналогова част....