Виж темите без отговор | Виж активните теми
Дата и час: Чет Мар 28, 2024 9:08 pm
Автор |
Съобщение |
Bai Ui
Ранг: Форумен бог
Регистриран на: Вто Ное 06, 2018 4:18 pm Мнения: 1188
|
RISC-V
Значи трябва да предложа някаква иновация, някакво нововъведение с кътинг едж технолоджи и мисля да предложа да започнем да изполваме тоя soft core процесор, самият процесор има няколко вариации - (I) бейсик, с основни инструкции, М - с умножение/деление, (А) а атомик операции, разширени версии с операции с плаващи запетаи и т.н. Самият процесор може да се издялка според конкретните нужди - с разни къстъм интерфейси като PWM, разни сериини портове - CAN. I2C, SPI и т.н. Въпросът ми е - някой занимавал ли се е с това чудо реализирано на FPGA, какъв HDL и какво устройство е използвал, каква разновидност на процесора и какъв C компилатор за софтуера?
|
Съб Сеп 12, 2020 10:11 pm |
|
|
bobihot
Ранг: Форумен бог
Регистриран на: Сря Фев 13, 2013 2:35 pm Мнения: 1748
|
Re: RISC-V
Купих си платка с GigaDevice GD32FV103 - аналог на Stm32F103. С USB-C порт е. Пробвах кви ли не кабели и не успях да го вържа към компа? Иначе лампичките си светкат. Някой ако иска - може да дойда за проби. Май си е хардуерно реализиран RISC-V - би трябвало да е по-бърз и ниско енергиен - дават го към 30% от Stm32. Хубавото теоретически е корпусно съвместим и ако имаш платка и опит с него- трябва да е лесна миграцията. https://www.gigadevice.com/products/mic ... 32/risc-v/Трябва да може да се компилира и програмира от Ардуино средата https://riscv.org/member/arduino/
|
Нед Сеп 13, 2020 5:58 am |
|
|
Bai Ui
Ранг: Форумен бог
Регистриран на: Вто Ное 06, 2018 4:18 pm Мнения: 1188
|
Re: RISC-V
Да, твоето е хардуерен процесор, не е точно това, което търся, има един лист с разни реализации на различни езици (VHDL, Verilog, System Verilog...) за нашите цели трябва да е VHDL и понеже работим основно с Microsemi (Microchip) е добре да върви на тяхно устроиствo, примерно Igloo. Пробвах да синтезирам няколко варианта от горния лист но все удрям на камък, сега си играя конкретно с една реализация - RV01, опитвам се да изчистя грешките, да видим докъде ще я докарам, ако успея да синтезирам кода докрай ще трябва да го тествам, трябва да направя тест бенч поне за основните инструкции, аз затова питах, ако някой си е играл да ме просветли поне за някои особености в началото.
|
Нед Сеп 13, 2020 8:50 am |
|
|
MYXATA
Ранг: Форумен бог
Регистриран на: Пон Юни 05, 2006 12:48 pm Мнения: 4393 Местоположение: където небето среща земята, ракията е Jameson, а бирата Guinness
|
Re: RISC-V
az на майкросеми само някакъв кортекс имах реализиран. ама като цяло за чий ти е такова нещо - то ще ти изяде ресурсите на матрицата и кел файда дето се казва. освен ако не ползвате рад толерант матрици и нямате рад толерант процесор.....
_________________ ... ако трети ден не ти се работи... това означава, че е сряда !
|
Нед Сеп 13, 2020 8:34 pm |
|
|
Bai Ui
Ранг: Форумен бог
Регистриран на: Вто Ное 06, 2018 4:18 pm Мнения: 1188
|
Re: RISC-V
Напоследък наблягаме на FLASH базираните, освен това Igloo се води rad-hardened с някакви протекции на флаша и рама от сингъл евент ъпсет. Някви нови меринджеи ни туриха след последното сливане и напоследък нямаме думата и никакво право на избор. Един такъв процесор изяжда около 3-4к ЛУТа дава предимство че може да търкаляш някаква ОС, която изпълнява ролята на монитор, докато баш контрола го реализираш директно на къстъм лоджикс
|
Нед Сеп 13, 2020 9:49 pm |
|
|
HCL
Ранг: Форумен бог
Регистриран на: Вто Дек 14, 2004 12:31 pm Мнения: 3282
|
Re: RISC-V
Някакви ограничения откъм лицензи? VHDL ще ти е пречка, просто народът премина на System/Verilog и повечето разработки са там. Иначе Микрочип нямаха ли hardened RISC-V в някое от FPGA-тата? Ако да, предполагам че ти идва доста голямо и това те отказва. За съжаеление не мога да ти препоръчам нищо конкретно, но ако напреднеш в темата пиши какви честоти си постигнал и с колко ресурси, както и дали си доволен от компилаторите. Каква ще ти е инфраструктурата от към фабрика/интерконект/бъс, интеръпт конторлери и DMA? Гледам тоизи пич пише че е валидирам ядрото на различни ФПГА-та. https://opencores.org/projects/neorv32
|
Пон Сеп 14, 2020 3:29 pm |
|
|
Bai Ui
Ранг: Форумен бог
Регистриран на: Вто Ное 06, 2018 4:18 pm Мнения: 1188
|
Re: RISC-V
| | | | HCL написа: Някакви ограничения откъм лицензи? VHDL ще ти е пречка, просто народът премина на System/Verilog и повечето разработки са там. Иначе Микрочип нямаха ли hardened RISC-V в някое от FPGA-тата? Ако да, предполагам че ти идва доста голямо и това те отказва. За съжаеление не мога да ти препоръчам нищо конкретно, но ако напреднеш в темата пиши какви честоти си постигнал и с колко ресурси, както и дали си доволен от компилаторите. Каква ще ти е инфраструктурата от към фабрика/интерконект/бъс, интеръпт конторлери и DMA? Гледам тоизи пич пише че е валидирам ядрото на различни ФПГА-та. https://opencores.org/projects/neorv32 | | | | |
- За лицензи няма никакви ограничения, сега ако си правиш комерсиален продукт и искаш да го рекламираш като RISC-V трябва да станеш корпоративен (платен) член на riscv.org (аз имам безплатно/академично членство там). Иначе може свободно да го използваш за комерсиални цели, но си кръщаваш процесора някак и официално не споменаваш че е риск-5 базиран, освен във вътрешно фирмената документация, т.е. няма никакво ограничение да затвориш кода. - Микрочеп RISC-V проекта е на верилог, докато езикът на аероспейс/дефенс индустрията е VHDL и причината е че кода може да се тества лесно на ниско ниво (изискване за сейфти критикъл приложения - най-високо ниво на проверка - DAL A). - Хубаво е че не съм единствения ентусиаст на тая тема, навсякъде се шуми че това ще измести ARM от областите, където доминира. - Инфраструктурата сигурно ще е DMA реализирано с dual-port ram a иначе външните прекъсвания са заложени стандартно в RISC-V архитектурата. - neorv32 е първият проект, които опитах да компилирам, първо го пробвах на ISE14.7 и ми даде грешки, после го тествах на iceCube за ice40 и там ми даде грешки и после го зарязах, може по някое време да се върна на него и да го синтезирам докрай, сега се боря с RV01, някак по-пригледно е организиран проекта и е добре документиран - https://opencores.org/projects/rv01_riscv_core.
|
Пон Сеп 14, 2020 5:36 pm |
|
|
HCL
Ранг: Форумен бог
Регистриран на: Вто Дек 14, 2004 12:31 pm Мнения: 3282
|
Re: RISC-V
Доколкото разбрах търсиш да използваш готова RTL реализация, която само по себе си може да е под лиценз забраняващ затварянето на кода като GPL/LGPL (независимо от лиценза на ISA-та) и това би представлявало проблем за повечето комерсиални приложения. Това не го схванах. Каква е връзката между вида на HDL-a и стандартите за сигурност? Всички комерсиални приложения, вкл. и тези за формална верификация и поддържат както VHDL, така и Verilog. Не би трябвало да има разлика между двата езика от гледна точка на тестването. Доколкото Tensilica успя да измести Cortex-M, а бяха пуснали Xtensa фамилията за без пари. За големите мощности (Cortex-A) и ниските латентности (Cortex-R) няма да отварям дума. Ще се пошуми малко, ще се напише някоя друга дипломна работа и това ще е. Освен ако от NVIDIA не направят някоя феноменална глупост, но и това не го виждам при 40 милярда на масата. Тук въпросът беше по-скоро за AXI vs AHB vs Wishbone vs OCP. интересно, ще се радвам ако споделиш накрая резултата.
|
Пон Сеп 14, 2020 8:43 pm |
|
|
Bai Ui
Ранг: Форумен бог
Регистриран на: Вто Ное 06, 2018 4:18 pm Мнения: 1188
|
Re: RISC-V
Не, търся работещо приложение за презентация, ако предложението бъде одобрено всичко се пише от нулата Има много публикации в нета по въпроса, нямам намерение да изнасям лекции, ако толкова те интересува си направи рисърча сам, VHDL има много предимства но основното, което го определя като предпочитан език в отговорните приложения е че подобно на асемблера е строго дефиниран език, т.е. чрез кода може да определиш хардуерната имплементация. Това, което споменах преди е факт, ето ти и цитат: цитата е от тук, ако не си съгласен се обърни директно към FAA. Знаех си аз че преди да се захвана трябваше да се допитам до http://www.freeoracle.com/index.html - Wishbone? колко инструкции ми трябват за да се обърна към конкретна периферия, SPI bus да речем и колко логически елемента трябва да похабя за да реализирам тая отживелица? Написал съм го съвсем точно - споделена памет, така е при повечето процесори, т.н. специални регистри за взаимодействие с периферията в процесорите са реализирани точно така а не както си мислиш - с memory address mapping. Бъс в матрица се реализира трудно по ред причини, но основната е че вътре в матрицата няма как да изградиш двупосочна връзка, inout буферите са предназначени само за управление на пиновете. ОК, аз ще се радвам ако някой извлече някаква полза от това.
|
Пон Сеп 14, 2020 10:33 pm |
|
|
HCL
Ранг: Форумен бог
Регистриран на: Вто Дек 14, 2004 12:31 pm Мнения: 3282
|
Re: RISC-V
Ясно, грешно съм разбрал тогава. В такъв случай всеки лиценз върши работа. Не се заяждам, но документът е от 2013 г. и в самия него се твърди, че още тогава Verilog е бил на път да измести VHDL дори в тези два сектора. Както и да е, идеята ми не беше да сравнявам двата езика, а да отбележа, че с единия има повече наличен код за ползване. "The Aldec survey notes that for its military and aerospace centric user base “System Verilog is growing in popularity” and that with respect to training courses “it is only recently that we’ve seen System Verilog overtake VHDL.” This indicates that a shift from VHDL to Verilog is occurring in the military and aerospace industries. Не споря, просто питах как си го замислил. Всяка архитектура си има предимства и недостатъци. Има периферни у-ва с няколко десетки kB конфигурационно пространство и такива с по два-три регистъра. Както има и SoC-ове с два SPI контролера и такива с по няколко стотин периферни у-ва. А за бъсовете в матриците, където са неонходими, си има чалъм - мултиплексиране и еднопосочни шини.
|
Вто Сеп 15, 2020 12:35 am |
|
|
Bai Ui
Ранг: Форумен бог
Регистриран на: Вто Ное 06, 2018 4:18 pm Мнения: 1188
|
Re: RISC-V
ОК, през 2013 може да е бил на път в Алдек, но през 2020 все-още не е а Алдек така и не успяха да се наложат като основен доставчик на софтуерни решения, Ментор е основният партньор в сектора, единственото, което Алдек успяха да постигнат е да популяризират System Verilog като език за верификация и то основно покрай техните тест-ригове на компонентно ниво, където нямат аналог. Verilog няма да измести VHDL и по друга причина - аз работя в компания с близо 200000 работника по света, която я определя като най-големият доставчик в aerospace/defence сектора и в нашият качествен стандарт за код VHDL e определен не като основен, а като единствен език. Ще говоря с колега, който е дошъл при нас от GE (General Electric) да видя при тях как е но съм почти сигурен че и там е така.
|
Вто Сеп 15, 2020 6:32 am |
|
|
Jack
Ранг: Ориентиран
Регистриран на: Вто Май 07, 2019 8:16 pm Мнения: 275
|
Re: RISC-V
В аероспейс-а 'бак-ендър'-ите пишат първо на VHDL, после 'фронт-ендърите' дописват по-сложничките алгоритми ползвайки къстъмизиран Small Talk като фронт енд-език и готови тулове СмаллТалк-ВХДЛ. Накрая получения микс се синтезира на ФПГА-то. Disclaimer: Изказващия се (аз) не твърди че ползва наи-точните за случая изразни средства и няма да предизвика поредната форумна словесна драма. - end of disclaimer.
|
Вто Сеп 15, 2020 9:27 am |
|
|
miro_atc
Ранг: Форумен бог
Регистриран на: Нед Фев 26, 2006 5:52 pm Мнения: 10356 Местоположение: Добрич
|
Re: RISC-V
Е недей така като индийците де... При добра архитектура имаш един процесор за домакинската работа и много периферии. Всяка периферия трябва да е достатъчно умна, че да не тормози процесора за щяло и нещяло. Обратното е много грозно и обръща архитектурата с краката нагоре. Една нескопосана периферия изисква проца да й служи като роб и само с нея да се занимава. И вместо един проц отгоре с много периферии отиваш на една периферия отгоре и много процове отдолу. С всички произтичащи от това проблеми... а те не са малко Самото свързване зависи от периферията. За периферии дето не изискват трафик винаги е по-добре да са на някоя по-проста шиничка, за да се закачат лесно и с минимум ресурси. Естествено за по-голям звер може и AXI да трябва. Повечето архитектури са оптимизирани за работа с шини, няма излишни инструкции нито излишни клокове. По-скоро не винаги са оптимизирани за работа с регистри, примерно при АРМ само ако си на TCM имаш бърз достъп. Иначе го нямаш и каквито и регистри да слагаш е все тая, просто конвейра си е проектиран така, че да нямаш нужда от dual port памети.
|
Вто Сеп 15, 2020 9:46 am |
|
|
Bai Ui
Ранг: Форумен бог
Регистриран на: Вто Ное 06, 2018 4:18 pm Мнения: 1188
|
Re: RISC-V
това би отишло в раздел хумор на подсекция FPGA ако имаше такава
|
Вто Сеп 15, 2020 10:29 am |
|
|
Bai Ui
Ранг: Форумен бог
Регистриран на: Вто Ное 06, 2018 4:18 pm Мнения: 1188
|
Re: RISC-V
Ами тъй де - УЙшбона е точно такова нещо - има си процесор за организиране на връзките и цял сложен протокол за комуникаци, само който не се е занимавал с него той не знае каква хуйня е
|
Вто Сеп 15, 2020 10:38 am |
|
|
Кой е на линия |
Потребители разглеждащи този форум: 0 регистрирани и 8 госта |
|
Вие не можете да пускате нови теми Вие не можете да отговаряте на теми Вие не можете да променяте собственото си мнение Вие не можете да изтривате собствените си мнения Вие не можете да прикачвате файл
|
|