Здравейте,
разработвам един проект и искам да следя дали тактовият генератор на PIC-a работи с външна схема, която съм направил. Във връзка с това - някой знае ли дали тактовият генератор работи (е разрешен) докато професора е в режим RESET от външният пин MCLR ?
Поздрави

Сега го погледнах с осцилоскопа - работи, става дума за 18F с HS осцилатор на 20MHz.

ОК, мерси много

18-ките имат така нарчения Fail Safe Clock Monitor и имат разни опции за превключване на вътрешен и външен осцилатор. Мисълта ми е, че не виждам особен смисъл от външно следене с цел резет може би. Ако имаш съмнения че осцилатора ти не зацепва, пробвай с различни от дадените в PDF-a стойностиза С. Имал съм случай 20MHz кварц да не работи читаво с 22pF но с 15 няма проблеми.

Да, знам за Fail-safe clock monitor-a. Проблема е, че с тактовият генератор от един захранвам и втори контролер. Такава е ситуацията, че предпочитам да ми държи и двата процесора в ресет докато не работи генератора - в това състояние цялата схема излиза в начално установяване и не могат да станат повреди. Иначе, PIC-овете си работят идеално с един генератор, тествал съм на други разработки.
Не нямам съмнения, че не ми работи генератора, това е много лесно отстранима повреда. Просто ми трябваше да знам дали генератора работи докато устройството е в RESET от MCLR, за да си проектирам safe-guard-a.
Мерси все пак

За твое успокоение работи осцилатора докато е в ресет но след края на PWRT :
---------------------------------------------------------------------------------------
Стартов таймер на генератора (Oscillator Start-up Timer (OST)). Таймера OST обеспечава закъснение от 1024 цикъла на генератора ( от вход OSC1 ) след края на PWRT. Това гарантира стабилизиране на кварцовият/керамичен генератор. Това закъснение от OST ( TOST) е възможно само в режим XT, LP и HS и само при POR или запуск от SLEEP режим.
---------------------------------------------------------------------------------------
Всъщност ако задържиш ресета по дълго от това време професора ще тръгне веднага след подаване на 1 на извод MCLR .
Но е добре да не се задържа много след това време защото ако имаш 2 професора и имат свързани портове може да избушиш някой порт заради претоварване. Обикновенно след ресет те са изходи с неясно ниво на изхода, така че ако се срешне изход с изход 0 с 1 и ....

Абсолютни глупости приказваш - както обикмовено Входове са, разбира се. Намери ми поне един контролер, който след ресет установява пиновете като изходи... по подразбиране

Да, прегледах документацията. Регистъра за който ти говориш е RCON: Reset Control Register (предполагам). Но от него можеш да научиш дали е възникнал Brown-Out resеt или Power-Up Reset, дали конролера е ресетнат от Watchdog-a или от RESET инструкция. Нищо не пише за ресет от MCLR по време на изпълнение на програмата. Ясно е, че има вътрешна схема за осигуряване на закъснение, състояща се от 11-битов брояч, тик-такан от вътрешният РЦ-генератор, осигуряващ закъснение от 65.5 ms, и по желание мога да си включа допълнително закъснение от 1024 цикъла на осцилатора, но това се случва само след brown-out reset (доколкото можах да изровя инфо). Да не стават обърквания, говоря за HS конфигурация на главният осцилатор. Просто тази информация, която ти така любезно си ми превел под черта е вече известна .

setoy е напълно прав