Отговори на тема  [ 3 мнения ] 
bit_vector (VHDL) 
Автор Съобщение
Ранг: Форумен бог
Ранг: Форумен бог
Аватар

Регистриран на: Вто Дек 14, 2004 1:31 pm
Мнения: 3849
Мнение bit_vector (VHDL)
Любопитно ми е, като дефинирате широчината на bus-а, кой bit ви е MSB.
(7 downto 0)
или
(0 to 7)
И как процедирате с подобни вьпроси при работа в екип.


Сря Авг 29, 2007 10:22 am
Профил WWW
Ранг: Форумен бог
Ранг: Форумен бог
Аватар

Регистриран на: Пон Юни 05, 2006 1:48 pm
Мнения: 4906
Местоположение: където небето среща земята, ракията е Jameson, а бирата Guinness
Мнение 
DATA_BUS: std_logic_vector(31 downto 0);
DATA_BUS: std_logic_vector(0 to 31);
хъммм ;) все тая.....
мисля, че проблем ще има само не си казал на никого в екипа )
иначе аз държа да се записва DATA_BUS: std_logic_vector(31 downto 0); - по -лесно ми е

_________________
... ако трети ден не ти се работи... това означава, че е сряда !


Сря Авг 29, 2007 12:38 pm
Профил
Ранг: Форумен бог
Ранг: Форумен бог
Аватар

Регистриран на: Вто Дек 14, 2004 1:31 pm
Мнения: 3849
Мнение 
MYXATA написа:
иначе аз държа да се записва DATA_BUS: std_logic_vector(31 downto 0); - по -лесно ми е


me too :)


Сря Авг 29, 2007 12:59 pm
Профил WWW
Покажи мненията от миналия:  Сортирай по  
Отговори на тема   [ 3 мнения ] 

Кой е на линия

Потребители разглеждащи този форум: 0 регистрирани и 9 госта


Вие не можете да пускате нови теми
Вие не можете да отговаряте на теми
Вие не можете да променяте собственото си мнение
Вие не можете да изтривате собствените си мнения
Вие не можете да прикачвате файл

Търсене:
Иди на:  
Powered by phpBB © 2000, 2002, 2005, 2007 phpBB Group.
Designed by ST Software for PTF.
Хостинг и Домейни