Не мога да схвана какво и как да се направи освен, че този, който прави платката трябва да ги запълва. Ще се наложи да ползвам чипче с 0.5мм разстояние между топките.

Никога не съм го правил, в момента рутя борд с над 10 BGA чипа, вкл. ДДР4 и Ситара. Не съм го правил, защото не искам. Следвам си правилата и ръководствата на производителите на чипа. За 0.5мм си има изпитана концепция с виаси между "топките". Аз не разбрах добре - ти трябва да ползваш задължително via in pad или не?
На първо търсене няколко линка:
https://www.mclpcb.com/blog/vias-bga-pads/
https://www.protoexpress.com/blog/via-i ... facturing/
https://www.ti.com/lit/an/sprabb3/sprabb3.pdf

Този тип проходни отвори (vias) има няколко имена, например:
- Via In Pad Plated Over (VIPPO)
- Filled and Capped Via
- IPC 4761 Via Type 7
Ако използваш Алтиум /трябва да е все пак сравнително нова версия, не помня в коя версия се появи това/,
избираш всички Via, които искаш да са ти запълнени,
panel Properties -> Via Types and Features и избираш от падащото меню IPC 4761 Type 7 - Filling an Capping.
После, в настройката на Герберите или ODB файловете трябва да добавиш чавката /ако не е добавена автоматично/
на слоя Filling /обикновено GM3/. Там се съдържа необходимата информация за платкаджиите да го направят.
Винаги и добре да се добавя някакъв описателен документ, може и с чертежи,
за техническите изисквания за платката, където това е описано.

По скъпи са инач го правят, ако ще го правиш така по-добре да е офсетната, т.е. да не е в центъра. Иначе 0.25 Виа с 0.125 отвор. Евентуално слепи вии, лазерно дупчени, ама това май е най-куцото като решение.

Ако може да стане по друг начин не е задължително. Прегледах различни платкаджийници и обикновено няма по-малки дупки от 0.15мм. В документа от TI пише .127мм.

Най-добре се свържи с хората, които ще насищат платката, за да се кажает мнението. Независимо от правила, добри практики и препоръки на производителя, винаги съществува възможност, ако има проблем с това BGA вината да се прехвърли от насищането към разработчика на платката. Консултация с платкаджийницата също не е излишна.

Малките вии го правят на лазер, pcbway мисля нямат проблеми с това но най-добре се свържи с тях.
А иначе колегите като Желев най-вероятно работят за големи производители Аутомотив, аероспейст ...за там не е проблем да си поръчат такива платки в читава платкджийница, в тоя аспект работата им е малко по-лесна, но пък само в този

Вероятно syscop вече е ползвал via in pad и темата е приключена, но да довърша "леко". За отвори над 0.2мм via in pad ще е единственото решение за такава стъпка. Ето пример с тази стъпка, която твоят чип има:

al_at го обясни много добре и подробно как се прави с Алтиум. Ще дам само визуална представа, ако вече не си го намерил. Настройките за тези проходи трябва да са filled and capped според IEC стандарта, както следва:

Не трябва да са покрити с маска (tented), картинката малко лъже в случая. На платкаджийницата се дава таблица с твоите изисквания (обикновено в pdf и включена в някой механичен слой на PCB файла в Altium) и можеш да добавиш и текст, който пояснява кои вии как се изработват, виж картинката долу. Не, че не могат да възникнат допълнителни TQs (технически въпроси за уточняване, на практика, винаги има такава кореспонденция след изпращане на гербери, odb++ и т.н.)

Ето ти един линк, а снимката от него изяснява ясно различните опции за проходите:

https://www.raypcb.com/capped-vias/

Също тук, накратко е обяснено точно каквото питаше в началото:
https://www.goldphoenixpcb.com/mobile/html/Support_Resource/vtpf/arc_170.html

Ако ти се чете повечко, тези немци много ги харесвам за прототипи:
https://www.multi-circuit-boards.eu/en/pcb-design-aid/drills-throughplating/via-in-pad.html

Четох, четох и се отказах. MCU-то го има и с ball pitch 0.8мм. Корпусът е по-голям, но няма пълно щастие.

Ами добро решение, аз лично избягвам всичко малко ако наистина не е нужно.