Отговори на тема  [ 18 мнения ]  Отиди на страница Предишна  1, 2
Тестване на Верилог дизайн на FPGA 
Автор Съобщение
Ранг: Форумен бог
Ранг: Форумен бог

Регистриран на: Нед Юни 01, 2008 9:54 pm
Мнения: 1503
Местоположение: Пловдив
Мнение 
много мразим дизайнерите като решат, че някой бит някъде не им хареса и го променят та ви създават работа само, а? :twisted:
какво решихте да представява хардуерният тестбенч? овладяхте ли лог анализатора?
бре, за завист си е човек да има една такава машинка под ръка :roll:


Пон Май 03, 2010 7:48 pm
Профил WWW
Ранг: Новодошъл
Ранг: Новодошъл
Аватар

Регистриран на: Нед Сеп 23, 2007 7:30 pm
Мнения: 118
Мнение 
Както се казва... ела да си поиграеш.
Проблемът с дизайна не е нов и не е от вчера.
И де да беше само един бит и само една шина.... Но съдба верификаторска. Лог. анализатор (поне хардуерен) нямам още под ръка. В момента мажа по хардуерния тестбенч и псувам всички писачи на интерфейси

_________________
Айде сега и на инженери ли ще се правим? ;)


Вто Май 04, 2010 10:11 am
Профил
Ранг: Форумен бог
Ранг: Форумен бог

Регистриран на: Нед Юни 01, 2008 9:54 pm
Мнения: 1503
Местоположение: Пловдив
Мнение 
момиче, другото не знам дали ще научиш, но псуването на високо ниво ще го овладееш :D


Вто Май 04, 2010 11:10 am
Профил WWW
Покажи мненията от миналия:  Сортирай по  
Отговори на тема   [ 18 мнения ]  Отиди на страница Предишна  1, 2

Кой е на линия

Потребители разглеждащи този форум: 0 регистрирани и 2 госта


Вие не можете да пускате нови теми
Вие не можете да отговаряте на теми
Вие не можете да променяте собственото си мнение
Вие не можете да изтривате собствените си мнения
Вие не можете да прикачвате файл

Търсене:
Иди на:  
Powered by phpBB © 2000, 2002, 2005, 2007 phpBB Group.
Designed by ST Software for PTF.
Хостинг и Домейни