футурел, ама е със старата маркировка SM614016HSA15J. те си смениха номерирането някъде 2001, този трябва да е много отдавна издялкан. в понеделник ще им забода една жица да потвърдят

Ми като гледам маиче .. тая памет би трябвало да е достатъчна ... като скорост.

Като обем обаче ? Поне 2 най-малко да има а ?

Трудна работа е тоа чип. Мразя да си подбирам компоненти по каталог. Ако в понеделник футурелките потвърдят, че ще го има - ОК. Иначе не се хващам.

ами ... даже 4 :
512к х 32 бита входни
512к х 16 входни + 16 изходни

не ни трябва много голяма дълбочина, защото:
- ако имаме бавни процеси, намаляме честотата на семплиране (4 бита прескалер ще е достатъчен ли?)
- ако ни интересуват някакви много малки интервали (напр. арбитриране на стейтове на PCI), няма да ги мерим цяла минута я, имаме си тригер/спусък

така или иначе задклавиатурното устройство ще се чеше по тиквата с часове, докато разбере какво е насемплирано.

между другото - интерфейса на ModelSim е много удобен. който ще се захваща със софтуера да поработи няколко часа на него.

някой ще каже ли конкретно TDA за PLL? да не е до 2GHz, 150MHz стигат

Почват здраво да ми се късат нервичките....адресиране на чипове не е необходимо. BrainStorm спомена преди 20-ина поста тва дето си говорихме с него... 8-bit-а шина м/у ATmega и FPGA + ОЕ и WE...останалото е елементарно за изграждане в MCU-то, няма смисъл два UART-а. В MCU се прави елементарен протокол да може тва MCU да адресира RAM, FLASH или квото и да е през тая 8-битова шина (и SPI може да е). Само на мен ли ми се струва извратен тоя вариант с 2 UART-а. В допълнение...няма да е зле да се сглоби протокол с чексуми щото не съм сигурен че всичко дето ще върви по UART ще е истина.

Я даите АЗ да похваля Predator_MF щото той маче скромничи нещо

По въпроса за PLL - прави се с DDS от FPGA-to ( вместо VCO ). Самият фазов детектор е фасулски - 2 D тригера ( flip-flop ). Единственото нещо, което трябва да се направи е процесорното управление на обратната връзка. Те за това требе MCU. Ако няма да се прави със захват по външни тактове, тогава вече е много по-просто. Другият вариант е класически VCO и останалото е от матрицата. Чисто анал-огово без външно управление. Сетваш веднъж коефициентите на пропорционост и останалото не те е грижа.

Единственото нещо, което трябва да се направи е процесорното управление на обратната връзка. Те за тва е MCU'то

Хмммм, не само за това ....

Ами ако изкаш да качиш ново ядро в FPGA'to ..... е за тва според мен е процесора ... за това и за конфигорирането на FPGA'то

Ако използваш USB мост с паралелни изходи, то ще минеш и без MCU. Или греша?

Някой ще ми обясни ли практическата полза от плавното регулиране на тактовата честота на FPGA-to че нещо не мога да зацепя защо ни е.

Аз не мога да обясня защо ни трябва плавно регулиране. Но има логика ако сканираш сигнали, да се синхронизираш по външния клок. Тогава, ако искаш да видип по-прецизно времедиаграмите, ти трябва такт, който е N пъти по-висок от входния, и то точно N пъти и без джитер.

За да можеш да си правиш каквито искаш честоти . Трябва да може да се синхронизира и по честота от изследваното устройство - да не забравите. Някой беше споменал и за аналогови компаратори на входа и после ги отхвърлихте - аз също мисля, че е полезно.

Полезно е, но да е като опция, както ADC-тата. Защото един компаратор, като тези, дето ги има тук масово, сериозно ще ограничи честотната лента. С Lm339 е безсмислено да правиш честоти на сканиране над 500 kHz.

Да почвам да загрявам но това всъщност е полезно ако в момента работиш в режим на осцилограф и наблюдаваш периодичен сигнал.
Но ми се вижда сложничко за практическа реализация на голяма честота. Имаме ли човек дето да има самочуствието че ще може да го проектира това?

едит: много бързо излизат постовете това беше за ползата от плавното регулиране на честотата

M da.