Здравейте от два дни ровя из интернет и се опитвам да открия начин да накарам един сигнал да закъснее във времето с 6uS. По принцип имам два информационни сигнала които минават през различни канали за връзка и на изхода на двата канала трябва да направя сравнение между тях, но при положение че са изминали различен път с една и съща скорост няма как да ги сравня защото единия е изостанал със 6uS. Гледах във фарнел предлагат някакви интегрални схеми но до колкото видях максималното времезакъснение, което може да се изработи с тях е 500ns, а освен това не са и много евтини между 5 и 20 евро за брой. Честотота на сигнала ми е 16MHz и закъснителната линия съответно трябва да е с такава честотна лента . Знам че в телевизорите използват закъснителни линии 64uS и се чудя, дали с леко модване на такава може да си изработя времезакъснието, което ми е необходимо ? Въпреки, че закъснението е доста голяма на фона на периода на сигнала опитах с последователно свързани буфери 30, 40 бр но нямаше особен ефект. Ако някой се е сблъсквал с подобен проблем моля да сподели информация. Благодаря предварително.

"delay line" ако потърсиш сигурно ще намериш отговора си.
Общо-взето кълбета от коаксиален кабел та да стане пътят достатъчно дълъг.

Помня един в една клетка в KFK преди години, бая кутия беше с ключета колко
закъснение да си избереш (то "кутия" е по-скоро "сандък" де ).

Отговорът мисля, че се крие в all-pass-filter. Но не видях да споменаваш параметри на сигнала- цифров, аналогов, основна честота, лента, динамика...

Сигнала е цифров и всъщност представлява псевдослучайна последователност от битове, която се изработва от преместващ регистър с обратна връзка, в която има XOR елементи ей това нещо http://en.wikipedia.org/wiki/Linear_fee ... t_register. Тактовия ми сигнал е 10Mhz, а размаха на изходния сигнал е 3,3v еднополярен. Зкъснението се получи такова, че не е кратно по никакъв начин на тактовия генератор. По принцип закъснението може да се изработи и с ттл елементи, но то не е кратно на тактовата честота. tgi мога да го пробвам коаксиалния кабел ако не намеря друг вариант макар че кабела трябва да е към 400м защото двама ми канала се различават с около 400м.

Това ми намирисва на дипломна работа или нещо такова, прав ли съм

Това че закъснението не е кратно на тактовата няма нищо общо с проблема. Просто синхронизирай приемниците за всеки канал по отделно, а данните после ги сравнявай в компютър. По-голям проблем е, че изпращаш сурови данни, които са трудни за синхронизация. Ще е хубаво да сложиш малко кодиране- манчестър или нещо подобно.

Е ограниченията на физиката са си ограничения .

400 метра кабел едва ли ще е практично, то и затихвания по него ще трябва да
бориш освен макарите с кабел дето ще теглиш, едва ли обмисляш сериозно такова
приключение (аз не бих освен ако не се наложи истински).

Щом ти е само цифров сигнала, наклочен на 10MHz не става ли да го закъснееш
квантизирано, с 10nS стъпка примерно? 6uS прави 600 стъпки, или 75 броя 74ACT164
или нещо подобно, далеч по-приемливо изглежда от 400 метра кабели, усилватели
и т.н.

Този вариант има и просто решение- cpld.

dan разконспирира ме с дипломната работа . По принцип целия ми хардуер е реализиран с едно cpld xc2c256, то ми генерира сигнала и в него искам да стане и сравнението. Май не описах много добре цялата схема, единия ми канал всъщност е дълъг около 400 метра и сигнала минава през него и се връща обратно към генератора ми в който искам да е и сравняването, а другия канал е вътре в CPLD-то т.е. втория ми канал е вътре в чипа. Относно кодирането, да мисля да направя манчетстер кодиране направо вътре в чипа но ми се иска да подкарам нещата първо без кодиране и после да сложа такова пробвах на симулация стана предполагам е на живо ще стане.

"Щом ти е само цифров сигнала, наклочен на 10MHz не става ли да го закъснееш
квантизирано, с 10nS стъпка примерно? 6uS прави 600 стъпки, или 75 броя 74ACT164"

Какво означава да го закъснея квантизирано нещо не ми става ясно. Трябва да отбележа че CPLD-to го конфигурирам чрез принципна схема. VHDL-a не ми е в стихията нещо но като си инсталирах средата ISE WEPpack и видях, че може да се конфигурира чипа и чрез схема и за момента всичко се получава така.

600 преместващи регистъра

Значи трябва да обясниш каква е по-точно задачата. Каква е крайната цел?

Това с преместващите регистри го разбрах и ще го пробвам благодаря, а отностно крайната цел както казах имам 2 канала единия е безгрешен той е вътре в CPLD-to а в другия може да възникне грешка моята задача е да оценя количествено тази грешка за даден времеви интервал. Параметрите както написах: канала ми е с честотна лента 16Mhz, амплитудата ми се изменя в интервала от 0 до 3.3v сигнала е цифров. Ако съм пропуснал нещо ще го кажа и него

Абе мен пак не ми се изясня съвсем целта на задачата ама .. айде ... ако искаш да оценяваш загубата по някаква линия, в твоя случай 400 м линия аз бих сътворилнещо съвсем различно, но четейки че го правиш дискретно в CPLD-то .. ие димпломна работа явно така е нужно да стане, с извращения
Та да си дойдем на думата, то сравнението не ти е проблем, а по скоро закънението, и най-вече това че не е константно поред мен. Ако е наистина константно просто си направи един буфер, тъпчи вътре данните и ги сравнявай с 60 записа назад, т.е. пускаш, почваш да тъпчеш сигнала от еталонния източник, икато натъпчеш 60 бита, почваш да вадиш и да сравняваш. Предимството е че ако си направиш достатъчно голям буфер можеш лесно да определяш колко да е закъснението, то това много прилича на това което tgi ти предложи с преместващите регистри.
Обаче според мен проблема ти изобщо не е толкова прост, не виждам как сигнала ще закъснява точно с 6 uS и как аджеба ще определиш с колко ти закъснява. Е верно винаги може да пуснеш 10 тестови импулса и да измериш закъснението им ... да ама я стигнат я не, ако се предполага че има загуби кое ти гарантира че ще измериш вярно закъснението.
Лично спорд мен трябва да минеш на пакети, да знаеш кой пакет си изпратил, кой си получил, а отделно като имаш и някакво кодиране ще занеш точно какви грешки ти се получават ...

Това ми прилича, на BER(bit error rate)измервател
Нещо което правех преди доста години, там идеята беше изработената псевдослучайна последователност се праща по информационен канал, и в същото време с известно закъснение е върти в уреда(еталонна псп), и идеята беше като се приеме да се сравни с еталона и да се каже колко е зашумен радиоканала

твойто такова ли е?
мисля точно с D тригери ( шифтрегистри) ще си го направиш кратно на тактовата честота - има и по смислени хватки, ама не е ясно още какво питаш

Е нали има само 256 клетки това CPLD (съдейки по името). Към 200 от тях да отидат за закъснение
ще постигне 30nS стъпка. Би трябвало да стигне.

Няколко бита брояч на грешки, няколко клетки да си оформи прозорец във времето та 30-те наносекунди
да не ги вижда и тях като грешка и толкова.

Закъснението е константно и то се вижда с двулъчев осцилоскоп, тъй като сигнала ми не е хармоничен а е псевдослучаен на осцилоскопа виждам сигналите отместени един спрямо друг и по броя на делянията от скалата на осцилоскопа сравнявам две еквифазни състояния от двата сигнала. Наблюдавал съм ги около час промяна във времезакъснението няма. Разбрах идеята с преместващите регистри и с паметта и ще я пробвам утре, като преместващите регистри по-лесно ще ги реализирам в CPLD-то и ще пиша какво е станало.