Постановката е следната. Имам 3 сигма делта АЦП-та. По принцип те си собствени кварцови генератори, но понеже ми трябва да се търкалят синхронно, а и трябва да мога да меня честотата, искам да ги клокам от процесора (PWM изход на STM32F ако е от значение).

В дейта шита на тия железа пише, че от критична важност е клока да няма джитер. Има си хас да не е така де. Както и да е, та един клок ще се мота по платката, въпроса е какви мерки да взема та да нямам джитер. Платката ще е 4-слоя. Мога да го "опаковам" в земя. Мога да сложа и някакви HC или LVC буфери до сами чипа (АЦП). Нещо друго - трябва ли да терминирам с резистори някъде по шината и как да терминирам дървовидна структура? Дължината на пистата няма да е огромна, ама няма и да много къса - да кажем 10-тина см. може и да иде от процесора до най-далечния чип.

Уточнявам, че тоя клок е асинхронен спрямо дейта интерфейса на АЦП-то, т.е. не гоня скорости на проходимост на сигнала, синхронизация по фронтове и прочие. Синхронноста на отделните конвертори също не е критична до степен да кажем, че и да избяга семпъл от едното до семпъл на другото и с микросекунда няма да плача. Важното е да няма джитер.

Клока е 4 или 8Mhz. T.e. Още не знам колко ще е.

Тъй като не съм сигурен в PLL-а нa STM32, може и да пусна клока от външен генератор, а да щракам и процесора с него. Но това не е интересно в случая.

Що трябва да е дървовидна структурата на пистите на клока, не можеш ли да ги наредиш в редичка ?

Не си казал колко е точноста дето гониш.......
Ако чак толкова е критично с тия джитери и не ти е проблем бюджета- слагаш външен генератор от ония тримнатите дето вадят 8 нули след запетаиката и си готов.....4 Мхц не е нищо особено.
Ама даи цифри - какво точно се гони ....иначе ще си говори еи така....

Нискоомни жици, терминирани в ДВАТА края. Драйвер за голям ток ( един дървен 'HC244 става ), отделен за всеки проводник, последователен резистор колкото трябва. За приемник - резистор колкото трябва и през един малък кондензатор към маса. Вход с тригер на Шмид, даже един елемент 'HC14 става. НЕ ползвай елемент от пакет с 6 броя, защото си влияят помежду си.

Предполагам, че под джитер в дейташита на АЦП-то са имали в предвид стабилен клок от осцилатор, а не такъв от осцилатор+PLL и после делител, щото PLL-a ще вкара голяма моментна нестабилност на честотата.
Та ако можеш ПВМ-а да го клочиш от кристалния осцилатор на проца без PLL и ако осцилатора ти е достатъчно стабилен - вероятно ще стане.

Ако изхода на PWM-а го буферираш с як буфер вероятно няма да имаш проблеми.

Ами защото така ми идва топологично. Не че е проблем да ги подредя, ама ще стане по дълъг пътя от източника до последния в редичката т.е. повече възможности за потенциални проблеми. А и ще си влият взаимно ако са на един клон. Незнам дали е правилно да е дървовидно, ама така ми изглежда да е правилно



Мда и аз си го мислех това да има изходен драйвер за всеки. Ако се засере единия, да не влияе на останалите. Проблема ми е как да сметна терминаторите и въобще трябват ли ми терминатори при тия честоти (под 10Мхз) и тия дължини 10см? Тригер на шмит си имат АЦП-то на входа.

що ти трябва на баир лозе... сложи си кварцове на всяко АЦП и си свиркай.

преди да разсъждаваме за джитери, дай да се замислим дали има нужда.
можеш да синхронизираш единствено флеш-АЦП-та, защото при тях времето за конверсия е константа.
сигма-делта е вид SAR, само дето ЦАП-а е сигма-делта модулатор. времето на конверсия не е константа и зависи от входния сигнал. колкото по-малка е 'делтата', толкова по-бързо ще нагласи 'сигмата'. т.е. ако на единия канал бие сърце, а на другия мериш кръвно... няма как да ги синхронизираш.
освен ако нямат вход за синхронизация, но това е друг филм вече. отделно вътре сигурно има разни филтри, чието групово закъснение също не е константа.

ся за джитера. В НИКАКЪВ СЛУЧАЙ не ползвай PWM на контролер за стабилен клок. ако искаш, премери какво става, може и със скоп, не ти трябва джитеромер. натовари един чип с реално приложение (да вървят повече таскове) и гледай сеира.

другата думичка на джитер е фазов шум. всеки генератор го има и във всеки чаршаф го пише. колкото е по-голям, толкова е по-завоалирана и забутана дефиницията. съответно и цената е по-ниска. генератор с малък фазов шум може да го разпознаеш и по цената, макар че не е достатъчен критерии.
неприятното на фазовия шум, е че остава при всички деления и умножения на честотата. е, не се умножава баш, но се увеличава почти пропорционално при умножение. отделно, ако умножението е нецелочислено става мазало. затова за клоци по телекомите не се ползва PLL.

има PLL-и, които успяват да запазят прилично ниво, но те обикновено са много сложни схеми в резултат на целенасочено копане в тази насока. на мукроконтролер такъв PLL никой няма да сложи, дори и технологията на кристала да го позволява. щото ще надхвърля десетки пъти цената на останалото.

така че, забрави да извадиш клок с нисък джитер от микроконтролер. тогава какво?
ми може обикновен генератор, разклонен на 4. кажи ми какви са ти чиповете и ще ти сметна терминациите и топологията.
но най-добре е да си сложиш по един кварц, защото цялото упражнение по единния клок няма смисъл.

Дедо с теб ще го дискутираме довечера. Трябва да синхронизирам 2 или 3 броя сигма делта преубразуватели, колкото и странно да ти звучи Но ако трябва да сме точни, говорим за това:

AFE4490 на краварите. То си е цяла машина вътре. Имам доста бели петна в дейта шита. Като например, как сигма делта преубразовател щрака между различни канали

иииибах! 20ps предполагам става дума за периодичен джитер, но пак е трудна величина за постигане.
това иска МНОГО добър генератор. добре, ще го мислим.

интересно е това


ще трябва да прочета май повече от чаршафа

И на мене не ми е ясно как ще ги синхронизираш но да кажем, че ги пускаш
едновременно и между пусканията слагаш винаги максималния интервал.
Но опроводяването ти е най-малкият проблем с jitter-а, за някой друг сантиметър жица можеш и да не ги мислиш отраженията. Осцилаторът
на процесора обаче бих се обзаложол, че ще е пълна трагедия, няма да
стане така.

Е няма да е осцилатора но процесора явно - ще си вържа един генератор 8Mhz само за тях, а от него може да клоча и процесора. Това не е проблем в момента.

Относно синхронизирането, нали ви казвам, това не е просто сигма делта АЦП, това си е цяла машина. За един период на преобразуване то преобразува всъщност 4 различни канала. Как това се случва с един конвертор, не е обяснено и това малко ме притеснява. Ако споделят синхронен клок и ги пусна заедно, ще вървят синхронно, по скоро достатъчно синхронно. Или поне така се надявам.

Това с отделния клок е ОК. Гледай му внимателно спецификациите, ако говорят въобще
за някакъв jitter сигурно ще е ОК. И му пусни отделно захранването, през отделен LC филтър
само за него си (примерно 10uH/10uF, uF керамичен баш под клок чипа).
Аз ползвам едни 33.33 MHz които за моите 14 бита, няколко MSPS са добри - и клочат
всичко надолу (ADC-то след делител пак внимателно нахранен, 74HCT393).

Синхронизирането ако е с едновременно наклочени S/H за всяка от стойностите някак
направено сигурно ще ти стигне, какво да го мислиш по-натам. Колкото едновременно хванат
стойността толкова, ако ти гарантират колко е това "едновременно" и ти върши работа
какво повече. После кой резултат след колко години е готов не те занимава, стига да
не пресрочи следващия момент за sample.

Цецо, слушай какво ти казва Дедо.
Минеш ли през PLL, особено пък от тези вградените в процесора, фазовият шум ще е много голям. От друга страна изискването ти е лесно постижимо за хубав кварцов генератор. Деленето намалява фазовия шум с 6 дБ/за всяко делене на 2 ,но само ако е висок. При изключително ниски нива на фазов шум може деленето да го увеличи, но не мисля че това се отнася за твоя случай. Ако ще го делиш, гледай да е само с делене на 2,4 , 8....но да няма "съкратени" делители , например делене на 10. Ако ти се наложи, мога да измеря фазов шум до към -105dBc/Hz//10kHz , което е горе-долу твоето изискване.

до сега не съм се блъскал с такъв проблем но...
на времето бях разглобявал някаква специализирана техника и по всички платки кварцовете бяха едни характерни метални кутийки
което ме навежда на мисълта че външни смущения като 50хз и други модулират исигнала и са основния източник на jitter-a и всичко преди изходния бувер трябва да е екранирано
сега като написах в гоогле low jitter oscillator и излязоха същите осцилатори

http://electronicdesign.com/site-files/ ... ure_01.gif
http://www.tentlabs.com/Components/XO/f ... ge20_1.jpg

ако чак толкова е критично може би ще има значение дължината и формата на пистите до отделните чипове, всяка завъртулка закъснява сигнала

Аз мога да кажа, че почти няма съвремен проц, който да няма spread spectrum и това се прави умишлено от производителите, за да може изделията с техни чипове да минават по-лесно ЕМИ.
Не знам до колко STM наистина се броят за съвременен производител и какво IP са ползвали за PLL-те, понеделник може и да пробвам да замеря, ама мога само грубо...
Иначе PLL без джитери слагат в чипове дето имат сердеци . И някои fpga, като спатан 6-7. Даже там има опция да се включва/изключва спреда, като дебело подчертават да се изключва единствено при нужда...