
Re: Рутиране на клок за избягване на джитер.
Принципно от къде идва нестабилността ? От осцилаторния тракт на контролера в следствие на шумове от контролера и пулсациите в захранването вследствие натоварването на ядрото ли само?
Възможно ли е да дойдат от логиката на PWM модула
(примерно някакви микро пулсации в захранването на броячи, компаратори и др. логика в PWM модула, както и капацитивно/индуктивно взаимно влияние на сигналите в чипа водещо до промяна на фронтовете на импулсите, а от там и на момента на превключване)?
Т.е. ако процесора се клочи с външен стабилен генератор и не се използва PLL за PWM-a може ли да се разчита, че джитера на изхода на PWM-a няма да надхвърли този на генератора?
п.п.
В процесорите които използвам с интегрирано радио задължително има взети мерки за джитера, щото при умножение на честотата с PLL за съответния RF канал спектъра му трябва да отговаря на доста строги изисквания.
В процесора захранването на осцилатора, както и това на PLL-a са изведени външно на отделни пинове различни от тези за захранването на самото ядро...