Ами ако не пускаш сигнали над разцепеното дето да не ти е ясно откъде ще
им тече токът мисля, че ще си ОК. В смисъл поне няма да си навредиш с цепенето.

Те високоскоростните сигнали са малката беля, техните обратни тоци си текат
най-послушно отдолу под тях (нали най-лесно е да се зареди капацитетът писта
до плоча маса през най-малкото съпротивление, така се разпространява сигналът)
и после нищо.
Белята може да дойде от големи dI-та в някое от захранванията, да повдигнат
по чисто "DC" (образно казано пак) път масата някъде. Та за тях мисли.
Един очевиден пример да ти дам, ако слагаш примерно и някой flyback
конвертор на платката неговите големи тоци през изходните кондензатори
ще ги държиш затворени колкото можеш едно, и после под него масата ще я
отделиш от всичко останало да не се размазват амперите където не трябва.
Та пак в тоя ред на мисли и всичко останало, просто си прави сметката
откъде какви тоци къде ще текат и като си ги представиш всъщност и въпроси няма
да имаш .

3AN, да. Има настройваемо закъснение, ама само за входа. Аз затова се мъчих да набутам целия интерфейс в IOB-тата, та поне квото излиза от FPGA-то да е максимално изравнено.

Благодаря на всички. Ще започна да го правя двуслойно, а ако нещо не ми хареса ще мина на 4 слоя. То критичен е само тоя интерфейс. Откъм процесора са 50 Mhz, а откъм интерфейса за LCD-то най-много 40, и там мисля че мога да си позволя някой волности.

Целия напън е че двуслойната платка мога да си я поръчам тук и да стане за 5 дни, а 4-слойната ще трябва от Китай, за да е на човешка цена.

многослойка се прави като се лепят няколко двуслойки. с лепило, на преса и при горещина. диелектрическите характеристики на лепилото е трудно да се контролират и/или гарантират. затова, ако ти трябва контролирано (нещо), трябва да е в някои от сдвоените слоеве (1-2, 3-4, 5-6...)
отделно заради термалните деформации, процента на медта трябва да приблизително еднакъв на всички симетрични слоеве. т.е. ако 2 е 90% и 3 трябва да е 90%; ако 1 е 25% и 4 трябва да е 25%

на въпроса ти няма универсален или очевиден отговор. възможно е да направиш няколко проби и да не достигнеш до добър резултат. също е възможно някоя успешна топология на друга платка да не толкова успешна. най-малко вероятно е да стане от първия път

Я кажете какви (като размер) кондензатори ползвате за такива джаджи. Аз до сега карах масово на 0805, ама идват големшки. И се чудя, 0603 или 0402. Иде реч за тия, дето трябва да са близо до пиновете.

Впрочем, все повече се убеждавам че с 2 слоя май няма да мина. Да беше едно захранване - как да е, ама те са 2.

Аз слагам 0603, 100n. Под BGA-то тамън се събират където трябва. 0402
сигурно също ще свършат работа, не ми се е налагало да ги намалявам толкова.
Е, сигурно имат малко по-голямо серийно съпротивление (по-малки плочи) ама
специално пък в твойта ситуация не бих очаквал да има проблем (но не съм
слагал де, само съпротивления 0402 слагам дотук).

То имаше и някакво изхвърляне с 0306 (същото като 0603 ама напряко та да са
по-големи контактните площадки, т.е. връзката площадка/плочи), но разликата
май отиваше там където я покрива капацитетът между слоевете и то с резерв та
няма особен смисъл.

Ако можеш да събереш 0603, карай с тях. 0402 вече става много пипкаво за ръчен монтаж и девелопмент, много са малки, трябват си ръце и очи на китайска труженичка. Не че не може, ама си е тегаво.

младежи.... на мен и 0805 ми е ситно.

разбира се няма универсална рецепта. зависи какво правиш, какъв е чипа, какво е натоварването на захранването, и т.н.
все неща, които касаят импулсния ток и ESR на кондензаторите. и колкото по-малък е размера, толкова ще са по-малки тези две неща, така че в един момент все едно няма да имаш кондензатори. все пак те не се слагат по естетически съображения (големина, цвят, краси оформена плетка), а по инженерни.

Ми чипа е 144 краково FPGA. 0805 е твърде едро. Въпроса е да се избере между по-малки но по-близо до пина и по-големи но по-далече. В диния случай ESR-то е по-голямо но пистата е по-къса, а в другия ESR-то по-малко, но пистата по-дълга. Ползвам кажи-речи всички пинове, та не мога да си позволя да жертвам по някой около захранванията. С0805 си работя по принцип навсякъде другаде. Не ми е дребно.

С 0603 се получава, общо взето. Отделно в 4-те кюшета ще има по микрофарад 0805, а отделно някъде близо до чипа ще има по-едрички по 10 микрофарада, керамични. Засега всичкото чарк е в топ слоя.

1uf X7R има и 0603 за ниски напрежения.
10uF/0805/6.3V/X7R има в Комет и при мен дават добри резултати. Но по FPGA не съм ги кичил де.

То аз първо в Комет гледам.

Микрофарадовите не са критични. Мога и по-големи да ги сложа. Дерта са ми тия, дето са до пиновете. Сега се чудя 100 или 220nF да слагам. Гледам някакъв dev board на xilinx и там ползват 47nf и 1nf в паралел. Ама са повече, щото BGA. Един хаймана из XILINX форумите разправя че слагал 1 микрофарад до пиновете, ама на тия пък ESR-то им е по-голямо.

Баси. 2 бали документация чета тука от месец-два, и пак не мога да реша еднозначно кое-що.

Ами Спарки, не искам да те разочаровам, но и още три бали трябва да попрочетеш.
Слагат ги тези кондензатори за да намалят ефекта "ground bouncing" (особено при БГА корпус на ФПГА)и трябва да видиш какви стойности препоръчва фирмата за конкретния чип. После трябва да пробваш с тези стойности - не винаги са удачни независимо от препоръките на производителя, зависи какво си налял в чипа - каква консумация, на каква честота щрака и т.н.
Оттам трупаш опит и вече знаеш какво да ползваш в какви случаи
Никой няма да напише стойност дето е еднаква за всички дизайни

Микрофарадите да ги мъчиш наблизко е безсмислено занятие. Където и да са по
плтаката (4+ слойна) ще е все тая.
100 нанофарада 0603 при тия ниски скорости ще са напълно адекватни. Аз ги слагам
разбира се с пада директно върху дупката на захранващото топче и дупка за масата
в другия му пад.
Ако скоростите загрубеят и/или почнеш да имаш някакви ефекти от SSO може да ти се наложи
кондензаторите под чипа да ги нашариш и с по 100-ина пико а не нанофарада.
Имат по малко серийно съпротивление (не са толкова многослойни, съответно проводящите
плочи са им по-дебели).
Но това на мене не ми се е налагало. Като съм ти гледал чисто направените модели на
платки си мисля, че само виждаш призрази и се плашиш от вълци дето отдавна ги
няма в тая гора че и през няколко съседни на нея. Карай смело.

Знам че е много четене.

Ми, на 100-120Mhz цъка. Критичното е интерфейса с 8ns SRAM. Всичко останало е по-бавно. Разхвърлян е в 3 банки. Всичко е на 3.3 волта. Проекта е скромен (поне така си мисля). Не правя велики неща, нито са на велики честоти.

То аз бих сложил 10n + 100n + 1u навсякъде, ама ми се ще да мина с компоненти само на топ слоя, пък там място за волности няма - има място за по един кондензатор срещу всяко краче захранване + по 1-2 на всеки ъгъл на чипа. Принципно клоня към 100n на краката, 1u по кюшетата, и по-бахатести 10-ина микро някъде наоколо, пак няколко броя. Ще видим...

Мерси. Аз ще взема да си предвидя плющадки за кондензатори и на долния слой, та да мога да сложа нещо допълнително, ако дотрябва. Ако пък не дотрябва - още по-добре.

Аааааа, това в случая е доста сигурна рецепта за неуспех. Ще съм доста учуден ако стане
и заработи (все пак не съм си позволявал подобен, толкова обречено изглеждащ
експеримент та мога само очаквания да споделя).