|
Виж темите без отговор | Виж активните теми
Дата и час: Пон Юли 27, 2026 7:45 pm
| Автор |
Съобщение |
|
miro_atc
Ранг: Форумен бог
Регистриран на: Нед Фев 26, 2006 6:52 pm Мнения: 11266 Местоположение: Добрич
|
 Re: Полигон на топ слоя.
Беше казано вече, но пак да повторя - дължината не е критична величина. Наистина влияе върху закъснението, но ефектът е минимален. Мисля че беше нещо от сорта на 9ps/mm. Две неща имат в порядъци по-голям ефект - импеданс и терминация. Така като гледам, виждам много сигнал и никаква маса и никакви терминации, демек не ми изглежда никак добре... Най-вероятно е да работи, защото изискванията ти не са чак толкова високи, ама според мен има какво да се желае от тая платка.
|
| Вто Мар 12, 2013 11:13 am |
|
 |
|
Цецо
Ранг: Форумен бог
Регистриран на: Пон Сеп 27, 2004 9:22 am Мнения: 15501 Местоположение: София
|
 Re: Полигон на топ слоя.
Първия вариант беше по-добър за мен. Иначе вероятно и двата ще работят за твойте цели.
_________________ "Да еба и шибаната държава" мислеше си Гошо, докато се опитваше да улучи кофата за боклук от балкона на осмия етаж.
|
| Вто Мар 12, 2013 11:23 am |
|
 |
|
sparkybg
Ранг: Форумен бог
Регистриран на: Вто Авг 23, 2005 12:02 pm Мнения: 3070 Местоположение: София
|
 Re: Полигон на топ слоя.
Масата е цял плейн, и е под всичко. До колкото намирам информация LVCMOS33 се терминира серийно, ако съобще. Ама FPGA-то има настройка за изходящ ток на драйверите - не върши ли същата работа?
|
| Вто Мар 12, 2013 12:04 pm |
|
 |
|
miro_atc
Ранг: Форумен бог
Регистриран на: Нед Фев 26, 2006 6:52 pm Мнения: 11266 Местоположение: Добрич
|
 Re: Полигон на топ слоя.
ааа. така може  Аз не знам що ама останах с впечатлението че искаш да минеш с двуслойка. То по принцип пак може, но аз имам едно простичко правило, че бърз сигнал не мой да мине по една жица... Поне аз не мога да го накарам да мине от там  Винаги се прави линия - сигнал+маса, като тия двете никога не се разделят, щото разделят ли се (примерно сигнала минава от еднаста страна на чипа, масата от другата) си е еб@ло мамамта.... Но щом си с многослойка, значи по цялата дължина на линията си имаш маса. За терминацията, значи FPGA-то може да му настроиш драйверите, ама това е едната посока на шината. От другата страна като четеш от паметта, тя също има драйвери и като се разщракат при теб ще се получат звънения... Но ти освен серийно, вътре имаш и пул ъп/даун така че сигурно ще стане.
|
| Вто Мар 12, 2013 12:22 pm |
|
 |
|
sparkybg
Ранг: Форумен бог
Регистриран на: Вто Авг 23, 2005 12:02 pm Мнения: 3070 Местоположение: София
|
 Re: Полигон на топ слоя.
Абе исках, ама се отказах като си дадох сметка каква салата ще стане. А и като първи FPGA проект по-добре да го направя максимално правилно, иначе като не тръгне чуденките ще са повече.  Te повечето сигнали са еднопосочни (адрес, WR, B0, B1). Двупосочни са само данните. Казваш че ако енейбълна пулъп/пулдаун-ите във FPGA-то, това ще помогне, това добре (близо е до акъла). Ама принципно как най-правилно се прави терминация на двупосочен LVCMOS33 сигнал? Ровя се за информация, но нищо конкретно не намирам, точно за тоя стандарт. Впрочем, смятах импеданса. С 4 слойна 1.6мм платка излиза към 70 ома, ако пистите са 8 милса (каквито са в момента). С 0.8мм платка излиза баш колкото е нужно. Ама цената е *1.5 в ITEAD.  Баси. Брадясах! 
|
| Вто Мар 12, 2013 12:40 pm |
|
 |
|
ДедоБоре
Ранг: Форумен бог
Регистриран на: Нед Ное 21, 2004 11:31 pm Мнения: 10088
|
 Re: Полигон на топ слоя.
какво да ти кажа... още нищо не знаеш. аз си ходя с брада от 30 години, имам си и гребенче за брадата, и машинка за подстригване, че и масльонка за смазване на машинката. отделно си има и мазила за брадата, особено ако искаш да я докараш като ZZ Top. има разлика дали си с брада или си небръснат. вЕрвай ми! ако питаш мен, остави първия вариант и не поглеждай към дълбокото. щото наистина е дълбоко и не само ще ти порасне брада, ами и може да побелее. по принцип тези неща - импеданси, терминации, изравнявания трябва да се правят от CAD-а. ако не го може, значи не е подходящия CAD. не че не може и без CAD, но трябва да си наясно с материята. а пък терминация на ръка не знам (наистина) как се смята. абе аз си мислех, че Алтиума е сериозен кад и тези неща трябва да са му във възможностите. направо не мога да повярвам, че не ги може. верно ли е, нека някой задълбочил се в проблема ползвател да сподели.
|
| Вто Мар 12, 2013 2:43 pm |
|
 |
|
sparkybg
Ранг: Форумен бог
Регистриран на: Вто Авг 23, 2005 12:02 pm Мнения: 3070 Местоположение: София
|
 Re: Полигон на топ слоя.
Той си има, ама докато го накараш да работи си е половин брадясване. http://wiki.altium.com/display/ADOH/Imp ... ed+RoutingИма си и автоматично да ти нагажда дължините. Ама като го пуснеш, тая платка ще стане тройна, ще набута половината сигнали на долния слой и т.н. Или поне аз не съм достатъчно наясно. То и ауторут си има, принципно. Само дето резултатите и от него не са твърде лицеприятни.
|
| Вто Мар 12, 2013 2:58 pm |
|
 |
|
tgi
Ранг: Форумен бог
Регистриран на: Нед Юни 10, 2007 2:22 pm Мнения: 6492 Местоположение: София
|
 Re: Полигон на топ слоя.
Спарки, дяволът въобще не е толкова черен. Ето платка правена преди мммм, баси, кога станаха 13 години: http://tgi-sci.com/misc/PICT0809.JPG , http://tgi-sci.com/misc/PICT3084.JPG Това долу са SDRAM-ове май на 100 (поне на 100 бяха) MHz. Както виждаш няма терминатори няма гявол. При толкова къси писти (а те са бая по-дълги от твоите, че има и още толкова памети от долната страна на тия дето се виждат) времето за пристигане на отражението е прекалено малко та да го мислиш. На доста по-нова платка от тая имам DDRAM-ове, наклочени на 132 ли, 133 ли MHz (т.е. данните цъкат на 266 MHz). Там имам серийни терминатори откъм процесора, имам и паралелни откъм паметта. Пак са много изкъсо опроводени. Е случвало се е някой от паралелните терминатори да не е запоен свястно (вижда се веднага, размахът става много по-голям заради серийния терминатор). Ми разлика в работата на паметта никаква нямаше (а ми се е случвало на повече от една платка). [edit] Ето тая с DDRAM-а, виждат се терминиращите 0402 (отдолу има само серийни, под тия дето се виждат отгоре): http://tgi-sci.com/misc/nmc3top.gif [/edit]
_________________------------------- www.tgi-sci.com------------------- http://www.flickr.com/photos/didi_tgi/
|
| Вто Мар 12, 2013 3:01 pm |
|
 |
|
sparkybg
Ранг: Форумен бог
Регистриран на: Вто Авг 23, 2005 12:02 pm Мнения: 3070 Местоположение: София
|
 Re: Полигон на топ слоя.
Значи откъм паметта терминация към маса, а откъм процесора - серийно, на една и съща линия? Това за всички линии, или само за двупосочните? Опитвам се да схвана какво е достатъчно и как се прави на практика. Не че от теорията ми е ясно нещо много повече от основните положения, но и да беше, въпроса е как се прави в живия живот. ПП: В конкретния проект терминации няма да има. Само се опитвам да се ориентирам. Ако съм досаден с въпросите си, направо си казвайте.
|
| Вто Мар 12, 2013 4:00 pm |
|
 |
|
tgi
Ранг: Форумен бог
Регистриран на: Нед Юни 10, 2007 2:22 pm Мнения: 6492 Местоположение: София
|
 Re: Полигон на топ слоя.
терминацията е еднаква за всички линии - но не към маса а към Vtt (Vref ама буферирано). DDRAM не е с TTL нива та затова. Твоите памети са сигурно с TTL нива, какво ще им терминираш на тия 2см жици не те знам. Аз тия терминатори ги сложих само да се подсигуря, че ще работи - и защото data rate-а е 260 и кусур MHz (над два пъти твоя) та да не поемам рискове. Сега съм сигурен, че ще работи и без терминаторите (не съм го пробвал освен погрешка както споменах по-горе). В случая серийните са 22 ома, паралелните - 39. Ако си досаден няма да ти отоговаряме и толкова  . Аз лично мога да бъда (и съм бил) мнооого по-досаден от това с питанията си. Поначало терминаторите се налагат защото DDRAM-овете ги слагат на тия отделни платки и им се събира понякога и цяла педя писти по разни motherboard-ове. Отделно някои твърдят, че могло от подрязани през защитните диоди подскок-жабоци да се стигне след време до умиране на някой от тия диоди (electronic migration). Е тая платка без терминаторите (баш тая от снимката, прототипът) ми работи на масата без прекъсване сигурно има общо 10 години. А при тия къси жици ти дето си докарал да ги раззвъниш така че да гръмнеш нещо сам се сещай колко е възможно.
_________________------------------- www.tgi-sci.com------------------- http://www.flickr.com/photos/didi_tgi/
|
| Вто Мар 12, 2013 4:15 pm |
|
 |
|
sparkybg
Ранг: Форумен бог
Регистриран на: Вто Авг 23, 2005 12:02 pm Мнения: 3070 Местоположение: София
|
 Re: Полигон на топ слоя.
Ясно, благодаря. Ей тук също го намерих малко по-смилаемо за мен: http://books.google.bg/books?id=c2YxCCaM9RIC&pg=PA171&lpg=PA171&dq=ttl+termination&source=bl&ots=0fKBlso78d&sig=rm5RrATd-AkfMYlsdJymOJ5OTcs&hl=en&sa=X&ei=kCk_UfScJIGJtAbJ_4G4DA&ved=0CF4Q6AEwBg#v=onepage&q=ttl%20termination&f=falseИ само последен (е, засега  ) въпрос - като имам като в моя случай LVTTL/LVCMOS33, и двупосочна линия (в моя случай шината за данни между FPGA-то и SRAM-а), за да направя серийна терминация, 2 резистора от двете страни ли трябва да сложа? Щото, поне както си го представям, резистора от едната страна отговаря за FPGA-то като е източник, а резистора от другата страна отговаря за SRAM-а, когато е източник. Съответно стойностите им се подбират така, щото тоя откъм FPGA-то да изравни изходния импеданс на FPGA-то към импеданса на линията, а тоя откъм SRAM-а да изравни изходния импеданс на SRAM-а към импеданса на линията. Простичко казано, ако имам линия с импеданс 70 ома, FPGA с изходен импеданс 30 ома и SRAM с изходен импеданс 40 ома, трябва откъм FPGA-то да сложа серийно резистор 40 ома и откъм SRAM-а серийно резистор от 30 ома?
|
| Вто Мар 12, 2013 4:41 pm |
|
 |
|
tgi
Ранг: Форумен бог
Регистриран на: Нед Юни 10, 2007 2:22 pm Мнения: 6492 Местоположение: София
|
 Re: Полигон на топ слоя.
Бе не съм най-добрият източник за такива съвети, каквото съм правил и знам по въпроса вече го разказах. Тук има бая по-RF хора от мене за които тия неща са ежедневие. Специално двупосочните линии когато са по-дълги та да са баш линии де - в коментираните дотук случаи не са и примерите ми са валидни - май трябва да има само паралелно терминиране в двата края - и драйверите трябва да го могат. Нещо като както беше по SCSI кабелите (то и такова съм правил, че и терминатори съм калъпил всъщност  ). Та там баш едно време - най-старият вариант - бяха едни делители безумни, 220 нагоре (5V) и 330 надолу (маса) май беше. По-късно някъде (SCSI-3 май) се появи отделно напрежение за терминаторите и ходеха само по едно съпротивление към него. Опитах да видя какви съм ги слагал за p-cable варианта дето е на нюкмана ама стойностите ги няма във файла който намерих  .
_________________------------------- www.tgi-sci.com------------------- http://www.flickr.com/photos/didi_tgi/
|
| Вто Мар 12, 2013 5:23 pm |
|
 |
|
miro_atc
Ранг: Форумен бог
Регистриран на: Нед Фев 26, 2006 6:52 pm Мнения: 11266 Местоположение: Добрич
|
 Re: Полигон на топ слоя.
ти терминация ли ще правиш или low pass филтър  Обокновено серийното съпротивление е не повече от 20-30 ома. Не знам защо при теб е толкова гопяма разликата в импендансите, но по важното е, че се гледа общото съпротивление. Тъй че няма смисъл да делиш на две, но ако все пак делиш трябва да делиш и стойността  Когато имаш два драйвера с различни импенданси се налага да избираш по-малкото зло. Очевидно няма как да съгласуваш и двата. Ако съгласуваш спрямо по-якия драйвер - в твоя случай фпга-то, трябва серийното ти да е 40. Така когато предава фпга-то нещата ще са наред. Но като почне паметта, ще имаш едни 10 ома в повече и фронтовете ще се размажат. Така че избираш... размазани фронтове или звънене  Естествено размазването яде от прозореца или както му викат окото на сигнала, но ако може да си го позволиш е по-добре от звънтене...
|
| Сря Мар 13, 2013 12:09 am |
|
 |
|
sparkybg
Ранг: Форумен бог
Регистриран на: Вто Авг 23, 2005 12:02 pm Мнения: 3070 Местоположение: София
|
 Re: Полигон на топ слоя.
Знаех си че някой ще се хване за конкретните цифри.  Не съм смятал импеданс задълбочено. Ориентировъчно е нещо около 70 ома, или поне толкова изкарват няколкото калкулатора, които ползвам. Изходния на FPGA-то не го знам, но ако е 50 - ето ти ги 20-те ома за сериен резистор. Питах за принципа, и дали въобще има такова животно като двустранно серийно терминиране. Впрочем, по-горе се помайтапих за брадясването да подкараш сигнал интегритито в Altium, ама за съжаление се оказах прав. Не стига че има 1000 бъга, ами имам чувството че си прави каквото си иска и когато си иска. Например решило си е че схемата ми работи на 5 волта и ми дава "failed" на всичките сигнали дето са 3.3. От един час се ровя да видя от къде си ги измисля тия неща и така и не мога да открия.
|
| Сря Мар 13, 2013 12:47 am |
|
 |
|
tgi
Ранг: Форумен бог
Регистриран на: Нед Юни 10, 2007 2:22 pm Мнения: 6492 Местоположение: София
|
 Re: Полигон на топ слоя.
Специално SI софтуер някакъв за да е използваем трябва да струва $30к някъде. Не съм ни виждал ни пипвал такова, но знам, че Ansoft и други продават такова нещо, т.е. евтините глупости са си глупости без смисъл, кой ще купува инак скъпи 3D resolver-и. Та хич не си губи времето с такива работи. Ако питаш в si-list-а веднага ще ти наскачат с препоръки как по-добре да изхарчиш няколкото десетки хиляди долара разбира се - и ще са все или заинтересовани да ти продадат или други вече купили, дето каквото и да са им дали за $30к ще им се наложи да го виждат като супер средство. Ако гониш 10GbpS и нагоре може и да имаш файда от такова нещо (макар да се съмнявам, че ще ти даде нещо повече от успокоение, че си направил нещата както трябва ако ги направиш по очевидно правилния начин).
_________________------------------- www.tgi-sci.com------------------- http://www.flickr.com/photos/didi_tgi/
|
| Сря Мар 13, 2013 1:52 am |
|
|
Кой е на линия |
Потребители разглеждащи този форум: 0 регистрирани и 7 госта |
|
Вие не можете да пускате нови теми Вие не можете да отговаряте на теми Вие не можете да променяте собственото си мнение Вие не можете да изтривате собствените си мнения Вие не можете да прикачвате файл
|
|