настана един душевен смут у мен.
защо тези телове не са специфицирани като импедансно чувствителни, респективно няма терминиране и т.н.
айде, на 100 мбита е допустимо да не се загледаме в детайлите, но на гигабит честотата е 125MHz DDR. при по-дълги жици, дори на 1.8V картинката загрознява и си трябва някаква терминация за подобряване на ситуацията.

някой ще сподели ли опит?

Не съм стигал до оживяване на гигабит, ама съм правил схема и съм избирал phy-та...

Общо взето правилото е следвай каквото пише в дейташита на phy-то и задължително разгледай евал платката му (поне тия дето си бях харесал всички си даваха схема...). На някои изрично си им пише във фючърите че са с вградени терминатори и единствено серийна терминация референс клока искаха....

Не знам каква ти е целта на питането, не можеш да се вместиш в изискванията им за платка или си харесал phy без документация... Ако е първото лошо, за второто надявам се още не е късно да намериш чаршафите или да смениш доставчика

Ами нали не са на SIM куплунги и на разстояние, честотата не е чак толкова висока - като ги
опроводи човек наблизо (до 2-3, че и 5 см жици над непрекъсната GND plane) няма какво
да им мисли толкова.

Не съм гледал каква е картинката, но навремето се наложи да местя PHY-то на бекплейна на една машина, да ти кажа нямам спомен да правих нещо по специфично, рутирането си беше в протел без никаква автоматика, на ръка. Ако се разровя може и платка да извадя, от куплунга на платката до PHY-то имаше едни 4-5 см .. че може и повече, просто си спазих изискванията за рутирането нищо повече. На 1 Gb закачаше и работеше, но както казах нито съм гледал колко е красиво, нито сме правили някакви тестове с трафик, малко след като го правих то отпадна затов аи нямам наблюдения, иначе боз си показваше 1 Gb и се теглеше без никакви грижи, но може пък TCP-то да е ретрансмитвало повече, както казах не стигнах до сериозни тестове и гледане.

проца е с 2 гиги RGMII. на единия закачам локално 100М PHY, с него няма чудене.
обаче другия интерфейс го вадя на куплунг тип PCIe (все пак е високочестотен, макар и диференциален).
след това ще има още жица, сумарно го смятам нейде към 7 инча. ако PHY-то е на 100М на симулация картинките са ОК и без терминация.
но на 1G минаваме на 1.8V и се появяват рингове, които вече са близко до червената линия.

девборда на производителя е с един спартан и два PHY... нищо полезно не може да се научи, освен да се демонстрира, че PHY-то влачи едни гигабити...
в чаршафа даже не се споменава как се навръзва кварца, какво да кажа за импеданси. при това чаршафа е под NDA, криптиран и прочие простотии...

Ееее това второто може и да има още нещо за доразбиране, с тия куплунги и дълги жици
нетерминирано едва ли ще заработи просто така. Не можеш ли да сложиш чипа на платката
а куплунга да е RJ-45 както е предвидено да става? Явно не щом питаш де, ама ми се види
бая зореста работата.

тя ако беше проста, щеше ли да питам

втория канал ми трябва да е скалируем. или 100 (ефффтинджьос), или 1000 (кат' пушка), или суич (супер-дупер).
сложната и скъпа платка с проца я правя веднъж и я бода на различни по-прости платки в зависимост от нуждите/кинтите.

бих ги изкарал и двата канала на куплунг, но трябва да мина на по-голям. а платкаджийте като видят edge connector и вадят секирата и вземат стинки за всяко перо по отделно, та за сега се въздържам да гледам към многото твърдо злато.

явно трябва да се терминира, но не можах да видя платка/схема с терминация. вчера разгледах десетина дъна за РС-та, ама не намерих с външен PHY. върти ми се някакъв спомен за интелски дъна в вграден етернет в чипсета, но може и да бъркам посоката в мъглата. пък и няма гаранция, че ще е RGMII. явно модата в момента е SGMII. кога ли и паметите ще ги боднат на два тела?

Въобще не съм сигурен подлежат ли на терминиране тия сигнали, те са TTL нива и ако им
забодеш 50 ома (25 ома товар) отиде тя.
Предполагам някакъв куплунг ще преживееш, но 7 инча жица може и да дойде вповече (гранично
е, RTT ще да ти е към 2-3nS). Някак опитай да подредиш нещата така, че жиците до PHY-то
барабар с куплунга да не са повече от 2", ако това не става не го виждам много много.

Мда.. с тая дължина нищо не мога да кажа

Ако беше още малко по-дълго поне щяхме да сме сигурни че няма да стане

Освен проба-грешка... Има някакъв шанс всичко да работи и без терминации. Има шанс и терминация да помогне. Ако ти се играе на шансове направи си основната платка така че до конектора всичко да е ОК. А след конектора експериментирай... Хубавото е, че RGMII-то е с пътуващ time domain демек подлежи на буфериране, Та в краен случай веднага след конектора на малка платчица слагаш бурфери . Важното е само клока и данните във всяка посока да вървят в пакет и да не се разминат... Не знам само какви буфери има, че и те май са златни...

ми не са баш TTL.
STL18 при 1000М и STL25 (3.3 толератни) при 10/100М са.

картинките са за 1000М при 50 ома жица и дължина 7 инча. червеното е изхода. моделите са реалните на проца и PHY.
терминацията подобрява картинката, макар че и без терминация изглежда, че ще работи...
макар и размазани, времената са същите в точките на превключване.
обаче с терминация, като че ли ще са по-малко смущенията по захранването

Картинката без терминатори ми се види въз оптимистична ама знам ли. Въпрос и на
кабел и кой знае какво още. Към средното напрежение (0.9V) ли терминираш?
Това прави към 40mA на изход, могат ли толкова тия?

не бе, серийна терминация при предавателя.
оказа се, че наопъки (PHY->CPU) няма нужда от терминация, PHY-то си имало вградена.
но пък проца трябва да върви във всички моди на MII и затова явно са се затруднили да турнат вътре терминация.

А само серийна ако не смаже сигнала ще е ОК.