имаш предавател и приемник.
ако ги вържеш с жица, сигнала се казва еднакво и на двете места.
обаче ако сложиш едно съпротивление, единия сигнал се казва (примерно) D0s (предавател-съпротивление), а другия D0r (съпротивление-приемник).
в ментора има чафка, дали двата сигнала да се казват еднакво, или да са различни (в аналоговите схеми това пречи)

Аааа, сега вече знам какво имаш предвид, ама ми е странно защо това трябва да се казва с едно и също има. Според мен логически е един сигнал, но физически на платката трябва да са два - единия преди резистора и другия след резистора. Как обаче това е решено в Алтиум-а идея си нямам. Аз не съм сигурен, че Алтиум-а може да прави такива симулации като ментора, за да има това значение от логическа гледна точка.

ами при рутенето
(1) важно е да не се загубиш в нетовете (примерно 30 адреса и 64 дании х2 сигнала става кошмар)
(2) сигналите се изравняват по цялата дължина, ако са х2 присането на ограничения става двойно, а който ще изравнява целия сигнал ще му окапят очите

вероятно го може и алтуима, просто ми стана интересно как е направено.
е ментора, когато трябва да терминираш серийно някоя жица, грагваш съпротивление върху жицата, той те пита кой сигнал да закачи (условно десния или левия) и си цъка сам чафката за едно име на нета.

В Алтиум може да се заобиколи по следния начин. Резистора с който се терминира се окъсява с джъмпер съединение в PCB библиотеката. Така и двата му края са в един нет. Малко тъпо решение за шина с повече сигнали.
Ако сигналите са по малко може да се зададе еднакво име на нет от двете страни на всеки от резисторите.

За алтиум двете страни на един резистор са два различни нета (възел, node) и така е редно да бъде за всеки един КАД
Визуализацията на пътечките вече е съвсем друга бира и там вече липсват такива адванснини като на Дедо ментора.

хммм...
а как се изравняват бъсове тогава?

тогава почваш да пишеш правила на "програмния език" за DRC. Наскоро пуснаха и Xsignals с което става малко по лесно.

http://techdocs.altium.com/display/ADOH ... h+xSignals

----------
An xSignal is essentially a designer-defined signal path between 2 nodes - they can be 2 nodes within a net, or they can be 2 nodes in associated nets separated by a component. The xSignal can then be used to scope relevant design rules such as Length and Matched Length, which will then be obeyed during design tasks, such as interactive length tuning.
----------

това чак тази година ли се е появило? и чак в 15-та версия? хех
изглежда ми още доста сурово и непълно. и май не е много коректно да се сравнява с метода в ментора като функционалност.
както и да е - мерси за информацията, задоволих си любопитството.

С джъмперното съединение може и да става без писане. Трябва да си поиграе човек. Нямам подобен дизайн че да пробвам.

Аз пак да питам нещо! Понеже си направих хранилище, където си качвам проектите, имам проблем с History файловете. Има ли начин да накарам Altium-a да трие старите си back-up файлове?! Да остане само последният! Защото проектите ми много бързо достигат 1G, което е притеснително!
Благодаря!

Settings->Data Management->Local History

Тикни боксчето "Use global repository" и също така ако искаш може да намалиш или увеличиш дните за историята

Другото е Settings->Data Management->Backup

"Number of versions to keep" - слагаш го 1 и си готов

Абе как седи въпроса с хранилищата и лицензите?

Ами за хранилище аз използвам Bonobo Git server, който е безплатен! Има и на svn! Ако ти трябва нещо по-сериозно отиваш на платените версии!

А бе една работа ме тормози! Има ли вариант да закача към елементите на дадена схема някакви vhdl файлове?! Идеята е да добавя към всеки елемент(контролер, драйвер ала бала) някакви елементарни функции тип блинк тест и като пусна симулатора да мога да си изтествам схемата дали е правилно свързана и не съм "опущил" нещо!
Не знам дали може да се изпълни. Гледам туториалите само за FPGA дават добавяне на vhdl...

Някой пробвал ли е вече 16-ката? Гледам на сайта им една-две функции дето са много съблазнителни