Този на Ренесас го гледах, но го няма никъде, и на всичкото отгоре корпуса му е голям колкото останалата електроника на платката .

Е при тази скорост някой 8 краков пик може би ще има достатъчно изчислителна мощ да направи нещата.

Дали?
Тишо ще ти ги купи по 2долара със сигурност.

На Силаб чепове , има с логическите им хави. Стр. 8 виж

100%. Манчестъра изисква клок два пъти над битрейта. При 115200 това е 230400 клок който спокойно може да се симулира софтуерно с всеки пик10

Да бе, направи му енкодер/декодер и му ги пусни по 2 долара, и ще е доволен.

Мдам, а старт/стоп/невалидвнсимвол с каква скорост ще ги пресмяташ, така че да не правиш паузи?

за кодиране трябва 2х клок, обаче за декодиране... 16х или още по-добре 32х.
понеже повечето UART-ове, които познавам, не вадят клок, ще трябва да се изгенерира двоен по-голям при предваване.
при приемане пък трябва да се възстанови от данните и после да се вкара в старт-данни-стоп дисциплината.

също е интересен момента, когато не се предават данни при манчестера.
също, ако се използват специфични състояния - break и подобни.

---
z80 SCC имаше вграден манчестер, съвсем нормално си работеше на 2 мбита, за 4 аз лично нямам наблюедния.
виж дали няма някоя зилошка въшка (Z8, Z80) с вграден SCC, най-добре с 2 броя - единия го играе UART, другия манчестер и някакво фифо между тях.

Няма нужда чак толкова... Основният проблем е при тръгване да захапи вярно първия бит само. Не помня вече имаше ли и други особености, но при SWO трейса и тръгването и всичко е както трябва и си се семплира с клок >3x спрямо манчестера иначе спрямо данните 6х...
Просто манчестерът се семплира значително по-лесно от UART, защото имаш фронт на всеки бит и грешка не се натрупва

моя опит е от доста отдавна, с реална дълга линия (километри) на 2.048 мбита. предавателя си има свой клок домейн, фрейм-синка е на 2048 бита, но имаше варианти и да се възстановява локално от фреймъра и да е с голям джитер (спрямо данните). самия фреймър си имаше 'elastic store' fifo и битовата грешка не по-скоро случайна от смущения, отколкото от натрупан джитер. та си зависи от конкретния случай.

разбира се, че 'пътите' са спрямо битрейта на данните.
цитирания SCC на зилог имаше няколко варианта на кодиране и декодиране, арбитражна логика при приемане, която на х16 все пак даваше грешки, на х32 грешки почти нямаше. за къси линии и по-малки стойности ще работят, зависи и от PLL-а и клок сепаратора. все пак говорим за идеология на повече от 40 години

Декодирането на INT. Сигурен съм че с пик10 може да стане но нито имам време нито желание да се хращам (и) с това...

Ами, че клока си е известен. Идват 230400Hz импулси. Първото дефазиране е началото на старт бита ?
Ако има предаване на данни на всеки 10 бита има по едно дефазиране преминаване от стоп->старт бит.
Ако линията стои повече от 8.6805uS без дефазиране на импулсите, може да се приеме че това е изходното състояние (idle) или високо ниво за UART.

имаше едни пикове с елементарно cpld дето те тва става лесно,
виждах един да го прави ама аз не съм го пробвал...