VHDL и Verilog са платформено-независими езици, единственото, с което трябва да се съобразиш е броят на LUT/Microcel и RAM. Когато прехвърляш проект на друг инструмент, да речем ISE на Xilinx подбираш такава матрица, която да побере поректа, да речем най-големия Спартан 6. От там нататък компилатора се съобразява с наличните ресурси - ако Спартана има DSP slices а той има 4 или 6 не помня, то където имаш умножение или операции с плаваща запетая ще бъде реализирано на подходящите логически елементи. Ако нямаш DSP то тогава всичко ще бъде реализирано с LUTs.

пп забравих - съобразяваш се също с броя на пиновете

Това ще спре на първата инстанция на примитива.

BaiUi, незнам какво точно правиш но повече ми прилича като да говориш по учебник - или си научен кадър или си някакъв вид преподавател...
Не казвам, че не е вярно каквото казваш, но е далеч от реален проект с реална матрица, с реален спиид грейд и т.н.
В реалният свят се работи с време за достъп, закъснения , въобще ресурси за конкретна матрица , конкретен спеед грейд.

Добре, може да ти се наложи да пипнеш нещо, ако проекта е за конкретна матрица и използваш специфични компоненти може да ти се наложи да ги премахнеш, да речем PLL, премахваш го от кода и закачаш клок сигналите директно на външни пинове, където после да подадеш стимул от тест бенч ако изобщо се стигне до симулация, в края на краищата упражнението, което ти предлагам е за проверка на кода а не за тестване на тайминга и изобщо на функционалността. Както и да е. Ако искаш мога да ти погледна кода, имам Куартус под Уиндоус, може пък проблема да е от операционната ти система, а може и да го преработя за друг инструмент. Какво работя си е моя работа .

пп Ти като точиш проекти от opencores.org дали ги подбираш според матрицата? (не ми отговаряй)

е,знам че е форум и всеки може да ляля каквото си иска
но ако погледнеш темата "Altera Quartus mixed design verilog vhdl", кажи къде виждаш оплакване, че кода има грешки, и че имам проблеми с плл-а, та да слагам външни клок генератори.....
както и да е, реших си проблема - разбрах къде е проблема щес е радвам да го дискутирам някой ден
ама мерене на среди, ИДЕ-та, не ми еинтересно - отвори нова тема и пиши колкото ти се иска

а аз започнах курс за VHDL с Quartus и NIOSII... явно пак съм нацелил

Intel може да са добри в бизнеса с процесори ама при матриците хич ги няма, даже Микрософт ще ги разкарва и новите копроцесори за Азуре сървърите ще се доставят от Xilinx. https://mspoweruser.com/report-microsof ... a-centers/