Има лек напредък. Присъни ми се "гениалната" идея да пусна етернета на 10Mbit и пинг-а тръгна. Което ме навежда на мисълта че има проблеми с таймингите по RMII интерфейса. Дали съм прав - не знам. Ще меря да видим дали ще видя нещо.

@syscop
Абе то достъп дали има е сложно да се каже. Като цяло уж има, позваме IDF. Но никой не е наясно с кода. Но по-големия проблем е че така конфигурирано това ESP, няма как да му бъде закачен JTAG (пиновете се ползват за RMII), съответно няма как да се види какво пристига.

@ToHu,
Тая мотичка с буут режима я настъпихме, но веднага намерихме заобиколен път. Засега MCU-то на основната платка подпира пина към 1 и преборва изхода на PHY-то достатъчно за да може ESP да си тръгне нормално. Тъпо ама не ми се правеха жичкаджийски изпълнения с микроскопа. За втората версия на платката ще го измисля по-човешки.

Няма ли конзола? Печатате на екрана няколко пакета и след това ги давате на wireshark - https://osqa-ask.wireshark.org/question ... text-file/ за да се види какво е дошло.

Нямам представа човек. Ти направо ме разби.

То като цяло според мен няма нужда да задълбаваме чак толкова. Най-вероятно има нещо по RMII което не е както трябва. На 10Mbit идва пакети, пинг-а работи, всичко изглежда наред. Проблема е при 100Mbit
Другия вариант е да пробваме да забраним дебъг съобщенията, които сега вървят по същия UART. Ще го пробваме сега, бях го забравил това да го тестваме.

Да няма проблем с PHY-частта. Терминиране, сбъркани резистори, калпав кабел?

Изглеждат наред тия неща. Кабели пробвахме няколко и т.н.

ДедоБоре даде малко акъл, насоки за размисъл. Другата седмица ще поизмеря малко, за да се ориентирам в обстановката и ще пиша за развоя на нещата.
Платката е малко тегава за мерене (всичко се пада отдолу) и няма тестови точки, та до момента избягвах тая процедура .

Хубу де, имате uart, през който върви debug info. Пуснете през него дъмп няколко пакета идващи от мрежата. Предполагам, че няма да е трудно.

Това направо си звучи като layout проблем. Щом работи на 10Mbit, а на 100 се дъни... Ползвате готов ESP32 модул и ваша платка, или всичко е интегрирано във ваша платка? RGMII/RMII пистите изравнени ли са от "пин до пин"? Еднаква дължина, максимално допустима за тази скорост дължина, импеданс на пистите във външните и вътрешните слоеве?
Може и да греша в предположението, но точно това лято правих платка от нула за работата (най-накрая след 6 години), redesign на Тексаски PHY до Zynq SoC (който е на Motherboard, т.е. долна платка), защото 1Gbit не работеше, 100Mbit имаше проблеми, само десетката тръгваше. Освен допълнителния хардуер, дето лепнах, фокуса на платката беше да намаля наполовина дължината на пистите и да ги изравня, защото на долната платка те не бяха изравнени, освен всичко друго. Импедансите, разбира се са задължителни. Сега всички стандарти работят.

Масата на сондите е взета малко надалеч. Но пък мисля че отношението на сигналите трябва да си остане независимо от това.
На мен си ми прилича като да си иска инверсия.
На картинката се вижда клок сигнала и единия от RX сигналите. По документация RX трябва да е стабилен по време на прехода 0-1. А пък те и двата захождат по едно и също време.

Тая картинка долу честно казано не я разбирам. Кога са валидни ТХ данните и кога RX?

Аз го разбирам така - за RXD четенето се иницира от нарастващия фронт на REFCLK и данните са валидни t_oval след него.
Това значи, че RxD може да се стробира по следващия фронт - т.е. по падащия фронт на RefCLK.
За ТХD - данните се стробират по нарастващия фронт на REFCLK и трябва да са валидни t_su преди него и да се задържат t_hold след него.

Можеш ли да покажеш принципната схема на PHYто?
Как е вързано на платката?
Повечето ethernet phy ta имат конфигурационни пинове за mii/rmii/rgmiiи т.н. също за пълен /халф дуплекс. По старите имат и за право и кроссконект връзване на mdi(кабелната) страна.
Някои можее да се преконфигурират през менъджъмнт интерфейса(мдио) някои не....
Иде реч да не ти е забито хардуерно (с буутстрап резисторите) да е на 10мбита и да гониш михаля...

Странно е, защото за ESP32 изглежда всичко се семплира по нарастващия фронт.




Абе уж е автоматично (all mode capable).

От последните експерименти -
Независимо че дали клока е инвертиран или не, резултата е един и същи - на 10Mbit работи, на 100 - не.
Лампичката за активност на конектора постоянно мига (на 100). На 10 мига само когато има трансфер.
По RMII постоянно пристигат някакви данни, а кабела е свързан директно към конпютър, не е на суич, не е към обще мрежа. Компютъра се вижда че праща по няколко байта, ама не чак постоянно.

Няма нищо странно. Семплирането на phy-to също е по нарастващия фронт.

Уф, тръгна.
Причината - възможно най-тъпата на света. Кварца към 8720 го закачих без кондензатори (щото нали, на жици...). При това честотата на изхода беше 50.05MHz. Сега с 10рF е 50.01MHz (вероятно трябва да са или 15р или 22р). Или това или джитера е бил много голям (виждаше се на око че мърдат фронтовете). Сега и двете неща са по-добре.
На мисълта да погледна там ме наведе това че RX_ERR сигнала беше доста активен...
Пинга вече работи. Лампата се държи адекватно.
Тръгвам по обратния път да видя като махам промените, които направих, кога ще спре отново. (Кондензаторите ги оставям).

Като цяло причината трябваше да е нещо грубо, щото изравняването на пистите ако за RMII е проблем, представям си за RGMII, SGMII че и по-високочестотните версии как трябва да се цепи косъма.