Мисля че тука става:


Добавяш правило за Алтиум, ако няма. Но от някоя версия нататък мисля че при инсталацията си слага правила и ти просто трябва да го редактираш. Т.е. забраняваш достъпа. И после всеки път при стартиране ще те пита дали може да ползва. Внимавай за кой network редактираш правилата - трябва да е за активния в момента, щото иначе няма да има ефект
Абе не съм го правил специално за Алтиум, ама за други софтуери работи.

Във връзка с това, да питам, Алтиум как решава кой компонент какъв е? Щото имам един USB конектор дето е с крачета за монтаж, но всъщност е SMD... и го слага в графата PTH, а пък аз не искам да е там

Става въпрос за тая картинка

Ако всички пинове на компонента са SMD, Altium решава, че компонентът е SMD.
Ако има дори един пин Trough Hole, то компонентът е Through Hole.
Може да провериш как Altum избира всички SMD компоненти, като отвориш панела PCB Filter
и напишеш:
IsSMTComponent
Това ще избере всички SMD компоненти.
По подобен начин, ако напишеш в PCB Filter:
IsThruComponent
това ще избере всички TH компоненти.
Това, което искаш да направиш, се сещам в момента как може да стане по два начина:
- с нов вариант на монтаж, който да включва SMD + изключенията (или съответно TH + изключенията) - за този начин си се сетил сам.
- използване на Draftsman - задават се визуализиране на SMD и ръчно се задава визуализиране на изключенията.

Надявах се да не се стига до там... Сега трябва и това да разучавам.
Като цяло над 25 години разработка и документирането продулжава да куца. Това изглежда като доста основна функция, за да я пренебрегнат така... Ама... Алтиум...

Някой знае ли защо има разлика в изчисленията м/у net и xsygnal? На една и съща писта ми дава различни показания. Говоря за propagation delay
Благодаря!

Направих проба при мен ( Altium 24.6.1 Build 21) като обявих няколко шини като xSignals и ги сравнявах една по една с Net Properties.
При мен нямаше абсолютно никаква разлика нито в дължината, нито в propagation delay.

абе това с дължините в алтиума направо ми къса нервите. Аз съмна 17-ка още, не знам в новите по добре ли е направено, но в 17-ката мери някакви много странни неща.

Изглежда има разлика в калкулацията на закъснението (дължината) във виите! Ако няма вии - съвпадат! Обаче иначе не. Ще ги изравня по xSygnals, защото иначе ще е мъчение. Разликата в рамките на 2-3ps така че трябва да го преглътна. То аз не мисля, че който и да било софтуер, може да бъде чак толкова точен.

Аз нарочно избрах шини с няколко вии - мисля, че бяха три, и при мен и с вии нямаше разлика.
Да нямаш някакво късо разклонение? xSignals мери от пад до пад по най-късия път, а Net-a включва всичко по веригата.
Но в крайна сметка, използвай xSignals - те за това са направени.
Освен това, можеш да включиш във веригата за изравняване на закъсненията на някои групи сигнали и серийни резистори, ако имаш такива.

нямате ли таквиз работи в алтиума?

Де късмет да имаше такова нещо.
Твърди се, че Алтиума има 2Д солвер за смятане на импеданси и закъснения.
Обаче е малко като котка в чувал - твърди се, че котката в чувала е със сини очи, но не можеш да провериш,
защото чувалът е вързан здраво.
Това на картинката модулът за вход директно от платката в HypelLiynx-a ли е?
Алтиум също има плъгин за връзка с HL, но трябва да си купиш отделно HL-a.

това го сковах набързо в неговия си редактор, за демонстрация.
един предавател и един приемник, без конкретика.
в повечето случаи служи да ти сметне серийната терминация и да я наместиш на правилното място.
просто добавих и 2 тривиални вий топ-ботъм (избира се от къде до къде, стекъп -> отвор, метализация, и още параметри.
накрая гледаш какво става със сигнала при определени честоти, битови поредици и прочие шукарии. суипове по честоти, температура и толеранси на компонентите.
симулита и по напрежение, и на тоци, вади и спектър на сигнала.
общо взето, ако производителя се е напънал с модела, получаваш стойности, крелиращи с чаршафа.
целта е получиш представа къде са ти границите при рутенето, които да си вкарваш като constraints в PCB-то.
междувременно си прочел по стотина пъти стотина pdf-а с по стотина таблички в тях. гледаш да не ги разсипеш, като си лягаш.

рутиш и гледаш на живо какво се случва (да кажем времена).
като се нарутиш, пращаш всичко обратно в симулатора и почваш да гледаш какво реално си нарутил.
там вече и кростолци можеш да симулираш, и токова плътност, и температура, въображението ти обикновено е по-бедно от наличните лицензи.

за бъсове (да кажем DDR) си има визард, ценността на който е предефинирани мем. контролери за популярните SoC-ове. за FPGA зависиш и от софуера на софтконтролера и става малко разтегливо къде да буташ.
та в тоя визард получаваш всички сигнали накуп, а не ги кълвеш един по един, иначе симулацията си е същата. просто ти помага със 'схемата'.
нататък по същата методика -> рутене, postroute симулация и интерактивно приближаване до някакъв компромис.

общо взето бавна и неблагодарна работа.
защо неблагодарна? казваш на клиента 4 седмици за паметта. той - какви 4 седмици бе, виж тоя пише, че за 4 часа я нарутил паметта.
и им пожелавам безсмъртие, розови еднорози и/или тротинетки.
понякога се връщат след половин или една година, почва ровичкане по дизайна, рязане на платки и чипове, стотици митинги година време.
накрая кандисват на още една година за нов дизайн...

---

ПС: преди година-две ментора беше дори малко по-евтин от алтиума (някакъв орязан за индивидуално ползване бъндъл), като включваше и HL
сега може да не е, но цените са сравними за някакви конфигурации.
не агитирам никого, ментора е тежка система.

ПС: гледам в съседната тема, AMD са минали на ментор
общо взето на този 'етаж' можеш да избираш между алегро и ментор.
марвел преди бяха на ментор, после минаха на алегро. мързи ги масово да правят гербери.
броудком пък обратното, но там е такъв вятър и мъгла... ако някой клиент упорства, умножавам х3
Idt приятно ме изненадаха - след два разговора по нормален телефон ми пратиха 100МВ файлчета, в които имаше абсолютно всичко. че 5 чиплета по $100 безплатно ми изпратиха. даже и тръгнаха, ти да видиш...

Стандартното изчисление НЕ взема под внимание дължините на виите! Това дори го пишеше някъде ама... а де...

Абе ... то и Дедо тия днинещо го гледа алтиума, ама аз съвсме на скоро рутих етернет тая изравнявах дължини. Да със 17-ка съм ама подозирам е същото и в 24, не ми се отваря сега да гледам .. ами като не може си не може Някой наясно ли с точния алгоритъм за изчисляване на дължините, до вземем неразклонен нет, защото при разклонения нещата съвсем се осират. В PCB панела виждам едно, селектвам пътечката меря друго. по долъ скрийн шот.
Единия проблем е точно каквото си мислех, ако имаш късичко парче, което е под друго парче, няма нужда да обеснявам предполагам защо се получава в алтиум така, то мери и двете вместо само по-дългото. Обаче на тая пътечка виждам само едно такова, и нямам обяснение защо има разминаване или аз поне намирам само едно
Ето това е голяма простотия, как може да не проверява и елеминира препокриващи се сегменти. Изобщо ... бозава работа, а за това сегментиране, има усещането че това не са го променяли последните 20 години, и май само по-зел става