Гаден проблем, който ме е*ава вече 10 дена и съм изкрейзил отФсякъде.
Проблемът е следният:
Пиновете, инициализирани като изходи, дават винаги '0'. Пиновете, които не са програмирани, се държат на 'Z'. Изходите, инициализирани като 'Z', също са 'Z'. Но TEST1 <= '1' и TEST2 <= '0' дават и на двата изхода '0'.
Програмирането с iMPACK дава ОК, проверката минава. Грешки няма. Имам чувството, че ядрото сякаш че не е захранено и дава 0. Смяната на чипа не промени нищо, т.е. едва ли и двата са дефектни.
Явно съм направил много поинерска грешка и сега търся жокери. Помагайте!

Бате ,
дай примерен код как си инициализирал пиновете....
така как да ти помогнем
а пък XCR-те нямат отделно за ядрото захранване

ааа кажи коя версия е на ИДЕ-то(вебпак) предполагам ама коя?

имаше едно време 5-та версия дето мое подбъзикваше с подобен проблем.....

не захапваше директно ТЕСТ <='1' ..... при дефиниран ТЕСТ като out:std_logic, разбира се;
и трябваше да си дефинирам константа = 1 и ТЕСТ <=константа ......
ма после не съм имал такава проблемация....

Първоначално не беше TST1 <= '1', имаше смислени работи, ама не щеше. После добавих ( за експеримента ) изход да повтаря вход. И накрая го сетнах на '1', дано да отхапе някъде. Source:
entity Rmeter is
Port (
-- SRAM address lines
MA0 : out std_logic;

-- IRQ
IRQ : out std_logic
);
end Rmeter;

architecture Behavioral of Rmeter is
signal mid : std_logic := '1';
begin

-- output assignments
MA0 <= mid;

IRQ <= '1';

end Behavioral;

С точно така написан код и аз съм имал проблеми с някоя от старите версии на WebPack. Не помня точно коя, но може и да е била 5.х.х С минаването към по-горна версия този проблем изчезна и не съм търсил къде са корените му. По принцип обаче даваше WARNING за подобни сигнали. Предполагам гледаш какво се получава във fitter report-a, там няма ли някакъв намек къде може да е проблема.

WARNING има: няма дефиниран вход. Ама това едва ли е фатално. С малко по-предишната тестова постановка имаше вход, който се повтаря от единия от изходите. Все тая. Мерси за жокерите, ама явно съм се оа*ал здраво, та засега не стига.

малките CPLD-та имат разни глобални пропъртита на чипа. касаеща конфигурация на изходите.
в XC95 е за всички портове, в кулрънера май може клетка по клетка.

нямам опит със студенокръвните бегачи
ама за да са толкова студени, имаше някакви магарии по изходите.
според мен се загледай по пропъртитата/атрибутите на съответния пин

ISE 8.х има много неразбран хелп

на симулатора как излиза тоя пин?

абе този Webpack съм се базикал 2-3 пъти по-тромаво нещо не съм виждал (като изключим еклипса), това което пишеш е ужасно
баси ако зависи нещо от това дали задаваш аргумента като число или го предефинираш като константа преди и да променя компилацията
кой ги пише тези компилатори?

eee Заек, стига бе....
с вепака много неща и то сериозни могат да се направят....
вече зависи как се използват от потребителя

както ги виждам нещата..... Бате пусни за кой корпус става дума... 100 краковия или за 144 ?
и постни един проект за един 2 крака да са вход, изход/ вход/изход....ама целия както си е с настройките....
да го прегледам.... и да го натоваря при мен....
и така ще сравним резултатите....
просто ЦПЛД-тата на Xilinxса упростени до максимум и вече няма откъде да се ебава(става дума за чипа и средата - много неща оправиха с 6 серия сега вече има и 9та на вебпака )...

като зачетох пак поста ти.... значи като цяло нещо не е така

не съм убеден, че компилатора(ако наречем средата условно компилатор)
ще разбере и запази
signal mid : std_logic := '1';
като константа за по-нататъчно използване със стойност 1

ти все едно в С да напишеш :
int mid = 1;
mid е инициализиран като едно, докато не му се промени стойността
не е
#define mid 1

това дето си го написал на симулатора няма да имаш проблеми, но наистина на физическо изпълнение си е неустановено

по принцип във VHDL-а константи се задават по долу-описаният начин :

--============================Constants========================================--
constant one :std_logic := '1';
constant zero :std_logic := '0';
--============================End Constants====================================--

и тогава

TEST <= one;
или
TEST <= zero;
няма да имаш проблеми откъм дефиниции.

Добре де, Муха, ама това не обяснява защо IRQ <= '1' не зацепва.

Предполагам че не е зора да подкараш точно IRQ <= '1'.
Погледни приложения файл. Не съм го проверявал за синтактични грешки. Давам го само като принципна идея.

А как са ти дефинициите в Constraints файла?

МУХА, прав излезе, да му го НАЧУКАМ!!!!!

Без звездички и недомлъвки: Да МУ ГО НАЧУКАМ НА WEBPACK-a 7.01

Смяната на 8.1i направи нещата както трябва. В работата съм с такъв, в къщи - с по-стар. И ово е било.