Прав си Никола ......

колкото до това с зареждането на ядрото ..... още вчера го почнах .... ... само че мислих да съхраняваме фаила в EEPROM по I2C щото по лесно се намират и са доста ефтини (за ядрото не ни трябват повече от 256кб това ще побере около 3бр за Спартан 3-50К) ... ама щом предлагаш ше го напиша и за SPI

Само да не свърши аиряна, че .... тука е жега и трудно се работи .......

айряна надали ще свърши преди ентусиазма. дано има мастика след като свърши последния

SPI памет е по-добре. по-бърза е, ако ползваш пълните възможности на контролера в мегата. като цена нямат разлика с I2C.
ако искаш помисли дали не може да се измисли някаква хитринка от рода мега-мастер -> памет-слейв(като команда)/памет-мастер(като данна) -> спартан-слейв. не че има значение, приеми го като упражнение за ума в жегата.

за куплунзите - препоръчвам нормални двуредови на 100мила - кримпват се лесно, лентови кабели - бол, намират се дори усукани, 80-пинов от хард-диск е на практика с екран между чифтовете.

за генератора - сложете 2 генератора на фиксирани честоти и един куплунг с SPI и захранвания на него. когато дойде офертата и ако се пусне генератор, който иска да си го слага на куплунга.

за битовете - нека са 32 пина, кото да могат да се конфигурират 16 входа -16 изхода или всякаква друга комбинация. левел-конверторите да са на друга платка

Ха ха ... да се похваля .... туко що свърших с тва упражненице за FPGA'то ..... само остава да структорирам и подреда малко кода ... че и другите да могат да го разчитата

Вие сте на ход .....

Прегледах почти всичко дето се произвежда като куплунзи. Има приятно излеждащи доста финни куплунзи но са за Smd монтаж изцяло което пък е проблем защото при често вадене и слагане се отпояват. Така и не можах да намеря нещо наистина подходящо за целта. За рейките с ситна стъпка говорих с колеги дето са ползвали такива по общо мнение са по ненадежни. Явно ще се работи с нормални реики.

Акерман нещо не са дали оферта за генератора,явно че е проблем да се намери.

BrainStorm каква SPI памет избра?

BateAz напоследък не си давал мнение по темата. Кажи си текущото виждне по въпроса за брои канали и организацията на проекта. Последно искаше възможно най опростен вариант,все още ли държиш?

Аз предложих AT45DB021 SOIC8 корпус....пести крака

Продължавам да си мисля, че трябва да е най-опростено. Куплунзите ги виждам като двуредови 100 милса, всяко по-дребно ми изглежда несериозно. И щом няма да е със специални сонди, нека да е с лентов кабел. Предложената от хищника памет е за FPGA, предполагам. Реално и с по-малка може да стане, но и това е добро. Лек недостатък е малко големият размер на буфера, който иска, но не е фатален.
Брой канали : минимално 8, максимално да няма ограничение : всяко модулче със сонди да си има собствени буфери, памет и т.н. На платката да се предвитят за 16 или най-много за 24 входа. Който иска, да се разширява. НЕ МИ СЕ Е НАЛАГАЛО ДА ПОЛЗВАМ ПОВЕЧЕ ОТ 8 !!!

Някой държеше твърдо на 32 канала.
Единствената разумна причина за такова раздуване ми се вижда възможноста за навързване на 4 бързи ADC-та и по тоя начин да се направи 4 канален осцилограф. Иначе и на мен не ми се е налагало никога да сканирам повече от 8 цифрови линии.
Даите да го пообсъдим и решим окончателно колко да са и да се работи по схемата вече.

Ами 16 биха били полезни ако сканираш няква 8 битова шина и няколко други сигнала покрай нея....така че няма да е зле ако са толкова. За 32 канала ще мислим някой друг път, виждам им приложение единствено при сканиране на PCI шини. Да, предложенета памет е за FPGA.

Идеята ми е допълнителните канали да са на отделни платки по 8 или 16 (кратно на . Те да могат да се управляват и точат от матрицата, но при натрупване данните има да не минават през нея, само един бит серийно при точене. Ако ще се слагат ADC, те така и така ще искат допълнителна платка. Нищо не губим като функционалност. Само трупаме блокове хардуер със съмнителна съобразност.
И пак си мисля, че CPLD е достатъчно. На една матрица могат да се съберат няколко поведения, това не е проблем. Имам серии изделия с един VHDL код, с различно поведение. Просто софта ги инициализира различно.

Още нещо: паралелните системи не са много на мода, освен някои много бързи. Тях обаче с тези сонди няма да можем да си сканираме. Затова предложих 8 - 16

В краина сметка ако ползваме Спартан 3 в 144 корпус .... след като навържем всичките жунджорий към него (MCU, FTDI, RAM) със сигорност ще останат поне 32 свободни пина ......

Аз предлагам да вържем именно тези останали свободни пинове на една изходна реика ..... и кои колкото си иска канали, толкова да ползва .... разбира се след лека модификация на ядрото де

Както каза BrianStorm входните канали представляват пинове от FPGAто изведени на разширителния куплунг. Колкото останат свободни ги извеждаме там. Ако можем да отделим 40 пина към входно изходния куплунг всички ще са доволни.

Броя канали определя каква памет да ползваме най вече.
Всъщност сетих се за още една полезна възможност която идава от 32битова организация на паметта. Паметта ще се явява 2 * 16 бита и в такъв случаи за 16 bit mode може да се работи поседователно с двете памети и да се сканира с двоино по голяма честота,за такова използване на паметта беше споменал батето още в началото на дискусията

БатеАз за това CPLD само ти държиш да е и явно ще трябва да направиш компромис. Но няма да съжаляваш със сигурност.

Май има неяснота относно блоковата схема на устроиството. Пак да доуточня. Според нея определено количество пинове на FPGA-to са изведени на рейки които наричаме разширителен куплунг.
Това е връзката с външния свят на нашето устроиство. В зависимост за какво го ползваме се зарежда необходимия софт и се забожда съответния разширителен модул
/ входни буфери,изходни буфери, модул с ADC за работа като осцилограф и т.н /

Имам една идея, за конектор на разширителния куплунг да ползваме куплунг PCI. Има доволно много пера,механично е много здрав,достъпен е всеки ще изрови такъв от някое старо дъно.
Покритикуваите тая идея.

Я кажете кои Професор ще ползваме в краина сметка ...... до колкото разбрах маичe ще е ATMega16 ... ?!

Tва нещо с зареждането на ядрото мисля да го направя на една библиотека (ще полвза памети AT45DB021B ... 244kb) .... работя с CodeVisionAVR .... за него ли да правя библиотека или предпочитате за GCC-AVR ... ?

За какъвто и компилатор да го пишеш няма да е проблем даже и за PIC да си го обърна, така че пиши на този, който ти е най-удобен

ами мега 16 е пин съвместим с мега 32 и вероятно с други още), така че да го приемем него за база

най-добре е да правиш кода независим от библиотеки, т.е. не линквай нищо. каквото ти трябва като функции, пиши си ги в отделни файлове в самия проект

BrainStorm с IAR рабитил ли си?
За голям проект това е най удачния компилатор, според повечето хора.
Но нещата правени за него по-трудно се преправят като за друг,има много специфични неща. Но който веднъж е свикнал с особенностите на IAR не го сменя с друг.
От друга страна тои е единствения които си има собствена поддръжка на JTAG дебъгване и в последната му версия работи вече стабилно.

Аз предлагам хората дето ще работим по процесорния модул да се обединим и да работим под IAR.
Аз го разучавам от няколко месеца като ми остава време и му посвикнах и мога да помагам в освояването.
То така като гледам кой какво е заявил сериозно по процесорния модул
ще работим аз, BrainStorm,Predator_MF ако му остане изобщо време покрай работата по PC софта и ако не се лъжа Pirev беше проявил интерес.
Ако не сте навити мога и на ImageCraft или CodeVisionAVR