nm vs nm

Винаги съм се чудел, могат ли всички тези милиони транзистори до един да са изправни ? Ноже би има дублаж някакъв на всеки ?

Могат. Някъде в ютуба имаше видео как в нвидиа тестват чип за 9 милиарда транзистора, всеки индивидуално

Едно време Елките не ги тестваха транзистор по транзистор, а примерно така (имаше и още):

По-интересно е нивото на брак какво е

каквото ми казаха веднъж от интел - фафлите за алтера ФПГА имат около 10% фира по статистика. ние за един проект купихме няколко вафли с ФПГА-та че ни трябваха голи чипове (ние си ги рязахме) и от тези нямаше нито една ФПГА фира пък са си с по няколко 100ци хиляди транзистора ( говорим за около 1100 ФПГА-та).

Имаше изследване, че около 10% от брака е поради недобър контакт на тестовите игли с площадките по голите чипове. Та ако сте ги бонднали в корпуси и после тествали, може и от това да е?

Не са милиони ами са милиярди.
Не са всичките изправни.
Кешовете и видеокартите в процесорите заемат голяма част от транзисторния бюджет.
Ако има проблем с видеокартата в процесора продават го като процесор без видеокарта.
L2 кешовете имат допълнителни сектори. Например от 9 или 10 сектора избират 8-те които работят на най-висока честота. Останалите които са изобщо неработещи или работят на ниска честота са деактивирани. Ако проблема е в L1 кеша или някъде по ядрото, продават като 6 ядрен вместо 8 ядрен.
Ако има дефектни транзистори в L3 кеша продават като процесор с 6мб кеш вместо 8мб.



Ако в началото на процеса са имали 10% годни чипове и след 5 години доизпипване на процеса имат 99% годни чипове това означава, че по статистика имаме средно 10% фира. Т. е. грешката е вярна.

binning си е цяла наука, в която Интел от години са лидер. По принцип има два вида грешки - нарушена функционалност и нарушена производителност. При първият тип решението е брак. Като под брак се разбира, брак на функционални единици (продаваш чип с по-малко ядра, кеш и т.н.) или брак на цели чипове (затова не е добра идея да се купуват чипове по неизвестни канали).

При вторият нещата стават сложни. Там още от начало се предвижда известно количество марж, който да покрие различните process corner deviations възникващи при производството (неправилно дотиране, замърсяване и т.н.). И понеже това е недостатъчно някой производители характеризират всеки отделен чип и го параметеризират така, че да функционира в необходимия температурен диапазон, понякога дори в зависимост от стареенето му.

Като цяло колкото по-голям марж има един дизайн, толкова по-малко е бракът. Големият марж обаче сам по себе си покачва производствените разходи. И това бива компенсирано с product binning.

Няма тест, нито комбинация от такива които да гарантират функционалността на един чип. Много грешки зависият от комбинацията на серия от събития за да бъдат детектирани. Затова пълно functional coverage е недостижимо. Това което се прави е да се цели функцтионалност в рамките на определно стандартно отклонение.

Не, просто статистически на толкоз милиона п-н преходи на незнаен си колко нанометра доколко си процента са фира.

И другия въпрос е - случва ли се някое дефектно изделие (от тия с милиардите транзистори) да мине през цедката и да попадне на пазара и аз да си го купя?

Не си имал проблем с проФесор?!

В това може да си напълно сигурен. Zero defect manufacturing е нещо, което няма приложение в нашата индустрия. И колкото по-сложна става една система, толкова по-трудно става да гарантираш функционалността и в някакви допустими сигма граници. Затова с всяко поколение нови чипове се разработват все по-сложни и всеобхватни Design For Testability (DFT) архитектури. Това в потеребителския сегмент. В по-критичните като медицина и авионика допълнително се залага редундантност на ниво функционален блок, чип, та дори и с-ма. Много ми е интересно автомобилната индустрия накъде ще се развие в тази гледна точка. Чувам, че Тесла налага нови димензии на икономичност в това отношение, които никак не са съвместими с продължителност на живота на продукта 15-20г. Защото много от тези грешки са зависими от температура и стареене.

всъщност, процесорите с милиарди транзистори имат един относително нисък фейл рейт, ако говорим за едно настолно ПЦ примерно, или лаптоп, всичко останало има многократно по-голяма вероятност да дефектира
човъркал съм доста машини, изтормозени и от работа и от стоене, всичко друго е дало фира, процесорите обаче са живи

По принцип си прав. Една с-ма от няколко компонента винаги има по-голям фейл рейт от който и да е от съставните и компоненти по отделно.

Една интересна особеност при чиповете е, че могат да дефектират без това да бъде забелязано от крайния потребител.

1) Когато имаме редундантност
- код за корекция на грешктата
- код за детекция на грешката свързан с повторен пренос на информация или с активиране на резервна памет, когато основната сдаде фира
- механизъм за гласуване от вида 2 от 3
2) Когато грешката може да бъде предвидена и компенсирана
- увеличаване на напрежението в зависимост от температура или възраст. Като това не е задължително да стане глобално за целия чип, а може да стане отделно за даден LDO/Bulk
- намаляване на работната честота в зависимост от температура или възраст. Като това не е задължитено да стане глобално за целия чип, а може да стане отделно за даден clock domain
3) Когато грешката е недостъпна
- декодиращата част на автомат която води до състояни, което няма как да бъде достигнато. Един краен автомат с 10 състояния изисква минимум 4 запаметяващи елемента, с който обаче може да кодираме 16 състояния. Т.е. 6 от тези състояния никога не могат да бъдат стигнати. Ако имаме грешка която се проявява само в тях, никога няма да я забележим
- когато грешката е под разделиталната способност на с-мата. Последните Х бита на таймер който активира само при стойности многокрстни на 2**Х. Последните Х бита на адресен бъс с изшолзвани адреси многокранти на 2**Х, и т.н.
4) Когато грешката не е фатална
- Ако един сензор почне да прескача интервали и като резултат предава информация на двойно по-големи интервали, това може да удвой забавянето на с-мата, но ако това удвояване не окаже влияние на времевата линия поради зависимости от други процеси, грешката няма да повлия по никакъв начин на крайния резултат
- Ако един сензор предава грешна информация която доведе до забавяне на реакцията на системата, но това забавяне е под разделителната способност на крайния потребитеъл сгрешката ще повлия на крайния резултат, но няма да бъде забелязана. ABS-a  не сработва както трябва и колата има 2 см по-дълъг спирачен път